Gibt es ein Tool in Linux, das VHDL/Verilog-Code in einen äquivalenten schematischen Block konvertiert?
Ich kenne die verfügbaren Tools:
* Synplicity
* Synopsys Design Compiler
* Altera Quartus II
* Xilinx ISE
Aber diese sind nicht kostenlos.
Die kostenlose Software Quartus II Web Edition kann das. Ich denke, dass die kostenlose Xilinx ISE das auch kann. Sie laufen unter Linux.
Schauen Sie sich die Tools auf http://opencircuitdesign.com/ an, alles dort ist Open Source und kostenlos (meistens). Ich denke, XCircuit ist die Software, nach der Sie suchen http://opencircuitdesign.com/xcircuit/index.html . Ich selbst überprüfe nur die Funktionalität (durch Simulation) und verifiziere Syntheseergebnisse, also habe ich XCircuit nie selbst ausprobiert.
Wenn Sie dem vollständigen EDA-Fluss folgen möchten (zu PnR kompilieren - vielleicht sogar darüber hinaus), lesen Sie http://opencircuitdesign.com/verilog/index.html , in diesem Beitrag werden alle erforderlichen Dinge erwähnt.
Wenn Sie keine Bibliotheken finden können, suchen Sie nach OSU-Bibliotheken, die kostenlos sind und bis zu 18 Mikron unterstützen können (ich habe 25 Mikron ausprobiert, bin mir also bei 18 nicht sicher).
Abgesehen davon ist Iverilog ein wirklich ordentlicher Compiler. Und der Emacs-Code-Browser ist ein guter Editor.
Hoffe es beantwortet deine Frage.
stevenvh
Kevin Vermeer
Kevin Vermeer