Verpolungsschutz

Ich habe irgendwo gelesen, dass dies für den Verpolungsschutz in der Schaltung verwendet werden kann. Aber ich bin ziemlich verwirrt mit seiner Funktionsweise. Kann mir jemand dabei helfen.

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Vielleicht kommt die Diode im MOSFET-Blockdiagramm ins Spiel?

Antworten (1)

Dies ist ein sehr praktischer Verpolungsschutz.

Der AP-Kanal-MOSFET schaltet sich ein, wenn v g s ist negativ und beginnt wahrscheinlich bei -3 V bis -5 V. Wenn der Strom eingeschaltet ist, v g s = 0 v . Hier kommt die parasitäre Diode ins Spiel, die im Datenblatt über dem MOSFET gezeichnet ist (nur zu Erklärungszwecken gezeichnet, keine Diode zwischen Drain und Source setzen). Es lässt Strom fließen, von Drain zu Source und fällt um etwa 1 V ab.

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Angenommen eine Versorgungsspannung von 10V:

v g s = v g − v s = 0 v − 9 v = − 9 v

Der MOSFET wird in die Sättigung getrieben. Da der MOSFET einen Widerstand hat, R d s ( Ö n ) , Ist in der Gegend 25 m Ω , wird die parasitäre Diode kurzgeschlossen.

Wenn die Polarität umgekehrt wird, leitet die parasitäre Diode niemals, wodurch der MOSFET niemals eingeschaltet werden kann.

Sie müssen auf das Maximum achten v g s im Datenblatt. Der MOSFET kann zwar 100V schalten, aber maximal v g s dürfen nur 20V sein. In diesem Fall müssen Sie eine Art Spannungsteiler einsetzen, um das Gate des MOSFET zu schützen:

schematisch

Simulieren Sie diese Schaltung

Hallo Matt, ich stimme Ihrem Body-Dioden-Konzept voll und ganz zu, aber wenn die Sperrspannung angelegt wird, sind das beispielsweise 10 V an Source und der Drain ist geerdet. Jetzt liegt Vgs also bei -10 V, was deutlich über dem Schwellenwert liegt und gut genug ist, um den MOS im Sättigungsbereich zu halten. Es leitet also auch jetzt in die entgegengesetzte Richtung. Bitte korrigieren Sie mich, wenn ich etwas Falsches gesagt habe.
Schauen Sie sich den Schaltplan noch einmal an. Bei Verpolung leitet die Diode nicht. Es fließt kein Strom, daher liegen Gate und Source bei 10 V. v g s = 10 v − 10 v = 0 v . Der Transistor schaltet nicht ein.
Ich habe deinen Punkt mit der Diode verstanden. Aber wenn die Source bei 10 V liegt und das Gate geerdet ist und der Drain ebenfalls geerdet ist. Dann ist Vgs = -10V. Recht? Ich denke also, dass der MOS leiten sollte (übliche Konfiguration von PMOS), obwohl die Body-Diode in Sperrrichtung vorgespannt ist.
Wenn die Polarität umgekehrt wird, wird Masse 10 V.
Großartig! Ich habe diesen Punkt nie beobachtet. Vielen Dank Matt. Ich habe es jetzt komplett verstanden.
Du hast die Werte der Widerstände in deinem Spannungsteiler vertauscht.
Hoppla, guter Fang, behoben.
Sie schreiben: "Der MOSFET wird in die Sättigung getrieben". Aber "Sättigung" bedeutet für MOSFETs etwas anderes als für BJTs, und ich glaube nicht, dass das erwünscht ist oder was hier passiert.
Es tut mir leid, dass ich negativ bin, aber die Erklärung scheint falsch zu sein. Betrachten Sie das einfachste (und gebräuchlichste) PMOS: ein symmetrisches PMOS, das zur Implementierung digitaler Logik verwendet wird. Die Source- und Drain-Anschlüsse dieses PMOS sind identisch. Dies bedeutet, dass bei Verwendung eines solchen PMOS in Ihrem Beispiel seine Quelle durch die positivste Spannung definiert worden wäre. Dies würde bedeuten, dass dieser PMOS unabhängig von allen parasitären Dioden zunächst auf Leiten vorgespannt wird. Entweder liege ich falsch oder diese Erklärung ist falsch oder diese Erklärung gilt für bestimmte MOSFETs. Matt Young, welcher der oben genannten?
Und wie @PhilFrost bereits angedeutet hat, arbeitet der MOSFET in Ihrem Beispiel (im Allgemeinen) nicht im Sättigungsmodus.
Ein PMOS leitet nur, wenn Gate < Source, richtig? Und wenn die Polarität umgekehrt ist, Gate> Source (und auch Gate> = Drain).
@avl_sweden Ja, es braucht ein Negativ v g s etw. leiten
Verpolungsschutz
AntwortenHierDatenschutz-Bestimmungen1y, 0v