Verschiedene Implementierungen von JK-Flipflops

Ich kenne folgende Varianten von SR Flip Flops:

  1. Mit NAND-NAND-Kombination

    Geben Sie hier die Bildbeschreibung ein Geben Sie hier die Bildbeschreibung ein

  2. Mit AND-NOR-Kombination

    Geben Sie hier die Bildbeschreibung ein Geben Sie hier die Bildbeschreibung ein

Ich habe überlegt, wie wir JK-Flip-Flops für jede dieser Varianten erhalten können. Ich habe den folgenden Ansatz gefunden, der zeigt, wie wir NAND-NAND-SR-Flip-Flop in JK-Flip-Flop konvertieren können:Geben Sie hier die Bildbeschreibung ein

Durch den obigen Ansatz erhalten wir also

S = J'Q und R = KQ

Ich habe jedoch keinen Text / keine Website gefunden, die erklärt, wie man AND-NOR SR-Flip-Flop in JK-Flip-Flop konvertiert. Also habe ich mich wie folgt versucht:

Geben Sie hier die Bildbeschreibung ein

Durch den obigen Ansatz erhalten wir

S=J'+KQ' und R=K'+Q'

Ich habe online nach der Richtigkeit gesucht. Habe nichts gefunden. Habe nur diese Seite gefunden, die JK Flip Flip mit NOR-NOR-Gattern wie folgt zeigt:

Geben Sie hier die Bildbeschreibung ein

Dieser Flip-Flop wird mit KQ und JQ' geliefert, was definitiv nicht mit dem übereinstimmt, was ich habe.

Kann jemand sagen, ob ich mit S=J'+KQ' und R=K'+Q' richtig lag oder ob ich mich geirrt habe und das obige Diagramm richtig ist?

Bearbeiten

Nach einigem Nachdenken habe ich das Gefühl, dass ich es verstanden habe. Da wir zwei Implementierungen von SR-Flip-Flop haben, sollen wir zwei Implementierungen von JK-Flip-Flop haben: Die erste Implementierung ersetzt den verbotenen Zustand im NAND-NAND-SR-Flip-Flop durch einen Umschaltzustand und die zweite Implementierung ersetzt den verbotenen Zustand im AND-NOR-SR-Flip-Flop mit Umschaltzustand. Was ich versucht habe, ist die Verwendung von AND-NOR SR-Flip-Flops, um die erste Implementierung von JK-Flip-Flops vorzubereiten !!! Wenn ich versuche, die zweite Implementierung von JK-Flip-Flop mit AND-NOR-SR-Flip-Flop vorzubereiten, erhalte ich Folgendes:

Geben Sie hier die Bildbeschreibung ein

Das Ergebnis sieht vernünftiger aus. Ich erhalte S=J+Q und R=Q'+K im Gegensatz zu S=J'+KQ' und R=K'+Q', die ich früher erhalten habe. Fühlst du das richtig? Ich glaube, das letzte Bild vor der Bearbeitung ist sowieso falsch, oder?

Sie können neben jedem digitalen Simulator Ihre Lösung überprüfen. Aus eigener Erfahrung kann ich Logisim weiterempfehlen .
Ich verstehe nicht, was ich überprüfen muss, indem ich hier simuliere. Ich möchte wissen, ob die Version von JK Flip Flop, die ich mir mit verschiedenen Variationen von SR ausgedacht habe, gültig ist oder nicht. Wie eine Simulation feststellen kann, ob die Schaltung ein gültiges JK-Flip-Flop ist, da ich nicht weiß, ob das Ausgangsverhalten selbst als JK-Flip-Flop-Ausgang akzeptabel ist. Benötigen Sie jemanden mit Kenntnissen, um dies zu bestätigen.
Weil Sie gefragt haben "Kann jemand sagen, ob ich richtig lag ...", könnten Sie es mit einem bereit gestellten JK-Flip-Flop vergleichen.
Aber so wie einige Quellen zwei Variationen (NAND NAND und AND NOR) von SR-Flip-Flops bereitstellen, habe ich keinen Text / keine Website gefunden, die entsprechende zwei Variationen von JK-Flip-Flops bereitstellen. Alle bieten das gleiche JK-Flip-Flop, das vom NAND-NAND-SR-Flip-Flop erhalten wird. Ich denke, es wird falsch sein, wenn ich die Wahrheitstabelle des JK-Flip-Flops vergleiche, die aus dem NAND-NAND-SR-Flip-Flop erhalten wurde, mit der Wahrheitstabelle des JK-Flip-Flops, die aus dem AND-NOR-SR-Flip-Flop erhalten wurde.
Aber verhalten sich JK-Flip-Flops nicht gleich, unabhängig von ihrer inneren Zusammensetzung aus NAND NAND FF oder AND NOR FF? Wenn Ihre Logik also richtig ist, verhält es sich wie jedes andere JK-Flip-Flop. Oder haben wir ein Missverständnis in Bezug auf "Flip Flop" (das flankengesteuert ist) und "Latch" (das pegelgesteuert ist)?
Fast alle Websites und Texte diskutieren die NAND-NAND-Version des JK-Flip-Flops, keine diskutiert die AND-NOR-Version. Die besprochene (letztes Bild vor der Bearbeitung) gibt dieselbe Wahrheitstabelle wie die NAND-NAND-Version an. Wikipedia erklärt NOR-Latch hier und NAND-Latch hier . Es wird gezeigt, dass beide unterschiedliche Wahrheitstabellen haben. Im Gated-Latch- Abschnitt heißt es in der Wahrheitstabelle "Dasselbe wie nicht getakteter SR-Latch".
Es könnte durchaus daran liegen, dass NAND so viel einfacher in Silizium zu erstellen sind als UND.

Antworten (1)

Erster Teil einer Antwort, es gibt noch offene Enden...

Gefunden durch Experimentieren mit dem erwähnten Logiksimulator, kann aber auch durch Denken erlangt werden.

Die Tabelle des UND-NOR-Flip-Flops scheint mir falsch zu sein.

  1. Wenn sowohl S als auch R 0 sind, ist es derselbe Fall wie wenn CLK aufgrund der UNDs 0 ist. Daher kann es nicht verboten werden.
  2. Es liegt ein verbotener Zustandswechsel vor, wenn S und R beide 1 sind und CLK von 1 auf 0 wechselt. Die Schaltung beginnt zu schwingen, daher muss dies verboten werden. Dies ist dasselbe wie für das andere Flip-Flop.

Sie sollte bezüglich der Aktionen der Tabelle des NAND-NAND-Flipflops entsprechen. Aber wenn sowohl S als auch R 1 sind und CLK 1 ist, erzeugen die Flip-Flops unterschiedliche Werte. Das NAND NAND FF setzt sowohl Q als auch Q' auf 1, das AND NOR FF setzt beide auf 0.

Sie können Transformationen von NAND zu NOR verwenden, um zu sehen, warum dies so sein muss.

Die Verwendung eines Pulsdetektors ist eine schwierige Sache, um nicht zu sagen gefährlich. Sie können nicht sicher sein, dass der erzeugte Impuls breit genug ist, um die Setup-Bedingungen für die folgenden Blenden zu erfüllen.

Wie ich gelernt habe, bestehen flankengetriggerte Flip-Flops in der realen Welt aus zwei pegelgetriggerten Flip-Flops mit komplementärer Pegelempfindlichkeit. Dies wird als "Master-Slave" bezeichnet.

Lektion gelernt: Nicht jede Website, die lehrreich aussieht, hält, was sie verspricht.

Die Wahrheitstabellen für die beiden RS-Flipflops sollten identisch sein, vorausgesetzt, Sie behalten die Eingangsbezeichnungen für die beiden Schaltkreise unverändert bei. Die Nand/Nand-Tabelle ist so wie sie ist korrekt.
@James Danke! Das ist richtig für "set" und "reset", ich werde meine Antwort bearbeiten. Aber für beide auf 1 geben beide Flipflops unterschiedliche Werte aus.
@busybee Ja, einverstanden. Der verbotene Eingangszustand für beide RS-Flipflops ist bei beiden Eingängen hoch. Für Nand/Nand geben beide Eingänge hoch beide Ausgänge hoch. Für And/Nor geben beide Eingänge High beide Ausgänge Low. Am Ende angekommen! Zu spät, um meinen Kommentar zu bearbeiten.
Verschiedene Implementierungen von JK-Flipflops
AntwortenHierDatenschutz-Bestimmungen1y, 0v