Verständnis eines CMOS-Logikgatters mit seltsamen Details

Du hast Recht. Es ist ein NOR-Gatter. Aber das Layout ist sehr verwirrend.

Via bezieht sich typischerweise auf den Kontakt zwischen Metallschichten. Hier ist dies der Kontakt zwischen Metall2 und Metall1. Konventionell werden Metalle beginnend mit der niedrigsten Ebene (am nächsten zu den Transistoren/Substrat) nummeriert.

Poly-Kontakte beziehen sich auf den Kontakt zum Kontakt zwischen dem Metall der untersten Ebene [hier Metall1] und der Polysiliziumschicht Poly , die das Gate der Transistoren bildet. Hier verwirrt mich das Layout, weil die Poly-Kontakte auf keiner Poly-Schicht landen. Obwohl die gezeichneten Poly-Kontakte mit Metal1 verbunden sind, verbinden sie sich daher nicht mit anderen Schichten, da sie sich nicht auf Poly befinden . Wir können sie also als getrennt betrachten.

Die Metal2-Spur ist auch verwirrend, weil sie bis zu einem unbenutzten Poly-Kontakt reicht . Es sieht also so aus, als würde es an 4 Punkten Kontakte herstellen, aber tatsächlich tut es dies nur an 2 (das rote Quadrat auf meinem bearbeiteten Bild).

Ich habe Ihr Bild bearbeitet und das Schema der Transistoren in Blau und den Pfad zwischen den Transistoren in Rot hinzugefügt. Die aktiven Vias/Kontakte sind rot eingekreist.

Das resultierende Schema der Schaltung ist also das folgende:

^{Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan}

Das ist das Schema eines NOR-Gatters.