Das Problem

Ich habe ein Array von 110 digitalen Pins und muss die Pins mit Einwegkanälen durch eine Reihe von Multiplexern leiten, sodass die folgenden Bedingungen immer erfüllt sind:

• Jeder Pin hat einen Kanal/Pfad zu genau einem anderen Pin
• Jeder Pin kann entweder ein Eingang oder Ausgang von einer Konfiguration zur nächsten sein, ist aber nur ein Eingang oder Ausgang für irgendeine Konfiguration (ein unidirektionaler Kanal/Pfad).
• Aufgrund der beiden oben genannten Bedingungen können wir davon ausgehen, dass während einer Konfiguration genau die Hälfte der Pins Eingang und die Hälfte Ausgang sind.
• Alle Pins sind digital.
• Entweder sind alle Pins 3,3-V-Logik oder alle Pins sind 5-V-Logik, wir wissen nicht, welche es im Voraus ist
• Kein Pin verbindet sich wieder mit sich selbst (dies sollte gesunder Menschenverstand sein, aber erwähnenswert sein)
• Die Zeit, die zum Neukonfigurieren des Netzwerks benötigt wird, ist nicht wichtig, sie kann langsam sein.
• Die Konfiguration des Netzwerks sollte über einen Atmel steuerbar sein, dieser Atmel wird nicht der Chip sein, der mit den 110 digitalen Pins selbst verbunden ist, sondern nur die Multiplexer-Konfiguration steuern. Daher muss die Anzahl der Pins, die zum Konfigurieren des Netzwerks benötigt werden, angemessen sein.
• Jede Lösung sollte auf eine 10 cm x 10 cm große Leiterplatte passen, obwohl sie mehrere Schichten haben kann.
• Die Ausbreitungsverzögerung eines Signals durch den Multiplexer sollte minimiert werden, sobald die Multiplexer konfiguriert wurden. Ich habe keine spezifische Mindestverzögerung, die ich zitieren kann, aber es sollte eine Priorität sein, diese Zahl so niedrig wie möglich zu halten.
• Ich liste unten einige Teile auf, die ich derzeit in meiner versuchten Lösung verwende, aber es besteht keine Notwendigkeit, dass ich diese spezifischen Teile verwenden muss. Ich kann Lösungen mit ganz anderen Teilen in Betracht ziehen, wenn sie das beabsichtigte Ziel besser erreichen. Wenn ich diesen Ansatz nicht zum Laufen bringen kann, überlege ich sogar, auf ein FPGA umzusteigen, aber der Hauptgrund, warum ich es nicht bin, ist, dass es sich um BGA-Pakete handelt und es ein Albtraum wäre, mit ihnen in einem Prototyp zu arbeiten.

Mein Lösungsversuch

Also habe ich ein paar Chips identifiziert, für die ich eine Lösung schaffen sollte, wenn ich den richtigen Weg finde, sie alle miteinander zu verbinden. Sie sind wie folgt.

Teile in Betracht gezogen

IDT72V70210

Dies ist ein Chip mit einem einzelnen digitalen 32:32-Multiplexer (Einweg), der über I2C konfigurierbar ist. Es verfügt über 1.024 Kanäle, sodass es in der Lage ist, jeden seiner 32 Eingänge an jeden der 32 Ausgänge zu routen. Es ist mit etwa 25 $ pro Chip teuer, also möchte ich es idealerweise zu einer Priorität machen, die Anzahl dieser Chips, die ich in meiner Lösung benötige, zu minimieren.

APG792A

Dies ist ein Chip mit drei 1:4 analogen (Zweiwege-) Multiplexern darauf und ist auch über I2C konfigurierbar. Diese sind mit etwa ein oder zwei Dollar relativ billig, daher macht es mir nichts aus, mehrere auf dem Brett zu haben, falls sie passen sollten.

TCA9548A

Dies ist ein Chip mit einem 1: 8 I2C-Schalter darauf. Es ermöglicht Ihnen, 8 separate "Subnetzwerke" von I2C-Geräten zu haben, sodass Sie das Problem von I2C-Adressenkonflikten lösen können, indem Sie widersprüchliche Adressen in verschiedenen I2C-Subnetzwerken platzieren. Diese sind auch relativ billig, also macht es mir nichts aus, wenn ich drei oder vier davon brauche.

Irgendein Mikrocontroller

Schließlich wird jede Art von Mikrocontroller, der in der Lage ist, die Multiplexer zu steuern, nicht mit den 110 digitalen Pins verbunden, sondern nur mit dem Multiplexer-Array sprechen, um es zu konfigurieren.

Aktueller Ansatz

Meine derzeitige Vorgehensweise, die nicht wirklich funktioniert, besteht darin, einen digitalen 2x32:32-Multiplexer-Chip zu haben. Es hätte 32 Eingänge und 32 Ausgänge auf jedem Chip. Während es alleine in der Lage wäre, alle Pins in einer Gruppe von 32 zu allen anderen Pins in derselben Gruppe zu leiten, komme ich nicht sehr nahe an die Handhabung von 110 Pins. Meine Lösung bestand zunächst darin, die analogen 1:4-Multiplexer so zu verwenden, dass jeder Multiplexer mit seiner einen Seite mit einem der digitalen Pins verbunden war. Die vier Ausgangspins des analogen Multiplexers würden mit einem Pin als solchem ​​verbunden, wobei A für einen der 32:32-Multiplexer und B für den anderen steht: ein Eingang auf Chip A, ein Eingang auf Chip B, ein Ausgang auf Chip A, ein Ausgang auf Chip B. Meine Hoffnung war, dass ich das gewünschte Ergebnis erzielen könnte, wenn ich die richtige Pin-Anordnung zwischen den analogen und digitalen Multiplexern auswähle.

Das Problem ist, dass ich mit diesem Setup keine Konfiguration finden kann, die mein Ziel tatsächlich erreichen kann. Die geschlossene Konfiguration, die ich gefunden habe, würde funktionieren, um in jeder Konfiguration 64 digitale Pins erfolgreich zu routen, aber darüber hinaus hat die Topologie Grenzfälle, in denen sie fehlschlagen würde. Das Problem mit meiner Lösung, die für 64 Pins funktioniert, ist, dass mehr als die Hälfte der Pins auf den 2x32:32-Multiplexern für jede Konfiguration völlig ungenutzt bleiben würde. Während ich diese Lösung mit 4x32:32-Multiplexern für die Arbeit skalieren könnte, würde dies die Herstellungskosten erheblich erhöhen und die Hälfte der Pins auf 32:32 verschwenden. Idealerweise würde ich also gerne eine Lösung finden, die mehr ist erschwinglich. Ich brauche eine Art neue Konfiguration, aber ich habe Mühe, einen Weg zu finden, dies gut zu machen.

Als Referenz ist hier der Ansatz, den ich verwenden würde, der für bis zu 64 Pins funktionieren würde:

^{Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan}