Verwenden Sie heutzutage VHDL? [abgeschlossen]

Ich verwende NUR VHDL. Es ist noch lange nicht tot. Vor ein paar Jahren schien es eine 50/50-Aufteilung zwischen Leuten zu sein, die VHDL oder Verilog verwenden (bestenfalls anekdotische Beweise), aber ich bezweifle, dass sich seitdem viel geändert hat.

Die neueste Version von VHDL ist „VHDL-2008“, was sprachlich gesehen erst gestern war.

Wenn Sie planen, mit programmierbarer Logik (z. B. FPGAs, nicht MCUs) zu arbeiten, müssen Sie VHDL und Verilog beherrschen. Als Student müssen Sie wahrscheinlich beide lernen, beide anwenden und in beiden geprüft werden. Das war sicherlich bei mir der Fall (und ich habe nur ein paar Kurse in ASIC-Design belegt), obwohl es schon lange her ist.

Die Chancen stehen gut, dass entweder VHDL oder Verilog für Sie vorzuziehen ist. Ich persönlich bevorzuge Verilog, aber es hilft, beides zu kennen.

Als zukünftiger Ingenieur können Sie Ihre Chancen auf einen guten Job im Design mit FPGAs (und ähnlichen Technologien) ungefähr verdoppeln, wenn Sie sowohl Verilog als auch VHDL verwenden können.

Sie sollten versuchen, die Wahl so irrelevant (für Sie) wie möglich zu machen, abgesehen von Ihren persönlichen Vorlieben. Eine Sprache ist nur ein Mittel, um ein Ziel zu erreichen, kein Selbstzweck. Schätzen Sie sich glücklich, dass es nur zwei große HDLs gibt. Wenn Sie Informatiker wären, müssten Sie ein gutes Dutzend völlig verschiedener Familien von Programmiersprachen lernen und in der Lage sein, eine neue in Stunden zu lernen und ihre Sprache in Tagen zu verstehen.

Abgesehen davon: Programmiersprachen (zur Steuerung des Betriebs von Turing-Maschinen) und Hardwarebeschreibungssprachen (zur Steuerung der Konfiguration von Hardware) sind völlig verschiedene Dinge, obwohl die meisten HDLs Strukturen haben, die sie entweder wie Programmiersprachen aussehen lassen oder sie zum Programmieren bringen Sprachen auch . Wenn dies verwirrend ist, akzeptieren Sie einfach, dass Sie kein Computerbetriebssystem in VHDL schreiben können, genauso wie Sie eine RISC-CPU nicht in C beschreiben können.

VHDL ist keineswegs eine tote Sprache. Ihr Problem ist, dass Sie nach Tools für die VHDL-Programmierung unter Mac OS X gesucht haben. Leider gibt es nur sehr wenige Optionen, um eine anständige HDL-Programmierung (Verilog oder VHDL) von einem Mac aus durchzuführen. Die einzige echte Option, die ich kenne (wobei real ein ziemlich flexibles Adjektiv ist), ist der Icarus Verilog Simulator .

Die andere wirkliche Option, und die, die ich wähle, ist, Ihren Mac zu booten und auf diese Weise Windows- oder Linux-basierte Tools zu erwerben.

Ja, ich verwende VHDL täglich. Und C++, C, Matlab, Python . Seltener verwende ich auch TCL, Perl, Makefiles, Bash-Skripte und sogar CMD-Skripte (aagh!)

VHDL ist definitiv nicht tot. Sie konkurriert mit der Sprache Verilog (genauer gesagt mit dem Nachfolger von Verilog, SystemVerilog).

Mein Verständnis ist, dass VHDL aus irgendeinem Grund historisch gesehen die gebräuchlichere Sprache für das FPGA-Design war und das Gegenteil für das ASIC-Design.

Die Sprachen sind syntaktisch ziemlich unterschiedlich, aber semenatisch ähnlich genug, dass sie für Designzwecke fast austauschbar sind. Daher hängt es hauptsächlich von der Organisation ab, welche verwendet wird.

Im Vergleich zu Programmiersprachen (VHDL und Verilog sind HDLs (Hardware Description Langauges), keine Programmiersprachen) gibt es nicht viele lohnenswerte kostenlose Tools. Die besten Tools sind im Allgemeinen teure kommerzielle Produkte (obwohl sie oft kostenlose akademische Lizenzen anbieten).

Ich habe VHDL bei Intel und Qualcomm sowie bei verschiedenen Unternehmen der Verteidigungsindustrie und bei Startups verwendet.

Die MSM-Chips von Qualcomm, die in Mobiltelefone eingebaut werden, sind in VHDL geschrieben. Ich stimme den anderen Postern zu, dass es regional zu sein scheint.

Früher habe ich VHDL verwendet, weil es mir in der Schule beigebracht wurde. Ich verwende jetzt Verilog, einfach weil es die einzige Sprache ist, die die meisten Open-Source-FPGA/HDL-Tools wie YOSYS, IceStorm, PrjTrellis usw. unterstützen. Ich habe einen Mac, also muss ich Open-Source-FPGA-Programmierer und -Compiler verwenden, wie weder Xilinx, Altera noch Lattice veröffentlicht seine Tools für OS X. Man könnte Wine verwenden, aber ich habe festgestellt, dass die Open-Source-Tools um Größenordnungen schneller sind (ganz zu schweigen davon, dass sie kostenlos sind).

Schließlich ist der größte Grund, den ich für die Verwendung von Verilog habe, das Tool Verilator. Mit Verilator können Sie Verilog in C-Code kompilieren und Hardware auf Ihrem Computer buchstäblich instanziieren, die mit anderen Bibliotheken kommunizieren kann. Ich mache Convolutional Network Design in HDL, das heißt, ich kann Python-Push-Daten auf mein virtuelles FPGA übertragen und ein Bild zurückerhalten. Ich habe sogar von verrückten Dingen gehört, bei denen der Schöpfer von ZipCPU Datenströme auf sein virtuelles FPGA geladen und damit interagiert hat. Verilator unterstützt leider nur Verilog - aber es ist, was es ist.

Abgesehen davon sagte mein Professor für eingebettete Systeme, dass VHDL in der Vergangenheit für den Einsatz im Bildungswesen und bei Behörden beliebt war, weil es von Anfang an ein offener Standard war. Nach etwa 10 Jahren Schließung wurde verilog schließlich als offener Standard veröffentlicht. Zu diesem Zeitpunkt hatte VHDL bereits seine Spuren hinterlassen.

Wie andere gesagt haben, werden VHDL und Verilog verwendet, um digitales Hardwaredesign zu beschreiben. Der Code wird dann von einem "Synthese"-Tool verarbeitet, das die Logik generiert, die unsere beschriebene Hardware erreichen soll, die im Grunde zu einer Netzliste führt.

VHDL ist in Europa beliebter und Verilog ist in den USA beliebter. Es ist jedoch am besten, beide zu lernen. In einem Give-Job werden Sie meistens nur einen davon verwenden. Möglicherweise muss jedoch auch Code gelesen werden.

Ich bin seit einigen Jahren Ingenieur und habe gesehen, dass VHDL in allen Fällen verwendet wird. Ich komme aus Großbritannien.

Der Hauptstreitpunkt ist, dass wir einen neuen Ansatz bei der Designverifizierung benötigen, da Designs im Laufe der Jahre so komplex geworden sind. Hier verwenden wir die Simulation, um zu beweisen, dass unser Design wie beabsichtigt funktioniert. Dies ist die kritischste Phase des Designzyklus und diejenige, in der die meiste Zeit aufgewendet wird.

Vor vielen Jahren wurde eine Sprache namens SystemVerilog entwickelt, um leistungsstarke Funktionen in Verilog hinzuzufügen, die dann verwendet werden können, um das Design und seine Fähigkeiten zur Designüberprüfung zu verbessern. SystemVerilog enthält Verilog und mehr. SystemVerilog ist eine HVL, dh Hardwareverifizierungssprache, während Verilog und VHDL HDL, dh Hardwarebeschreibungssprache, sind. Dies ließ VHDL schwächer erscheinen als Verilog, denn wenn man eine einzige Sprache und Software verwenden möchte, um komplexe Designs zu schreiben und sie mit komplexen Techniken wie eingeschränkter zufälliger Stimulus-Generierung und Assertion-basierten Testbenches zu verifizieren, müsste man sich für SystemVerilog entscheiden und VHDL fallen lassen. In jüngerer Zeit wurde jedoch eine Methode namens OSVVM entwickelt, die VHDL-2008 nutzt, um dieselben Funktionen wie in SystemVerilog, aber in VHDL zu erreichen.

Zu diesem Zeitpunkt könnten Sie beides lernen und sicher sein.

Ich werde die anderen Antworten wiederholen, indem ich sage, dass VHDL noch lange nicht tot ist. Es ist eine von zwei Sprachen, aus denen Sie wählen können, um ein FPGA zu entwerfen. Wie in anderen Antworten angegeben, ist Verilog Ihre einzige andere Wahl. Bisher habe ich nur an Orten gearbeitet, die VHDL verwenden (es scheint regional zu sein, welche Sprache verwendet wird). Wenn Sie Tools zum Entwerfen in beiden benötigen, würde ich vorschlagen, entweder die XST-Suite von Xilinx oder die Quartus-Suite von Altera zu verwenden.

Wenn Sie einen guten Eindruck davon bekommen möchten, ob VHDL am Leben ist, suchen Sie auf einigen Stellensuche-Websites wie dice.com, monster.com oder Indeed.com nach vhdl. Sie werden feststellen, dass es eher eine Nische als die Standard-C/C++-Programmierung ist, aber sehr wünschenswert.

Elektrotechnik ist ein weites Feld und Sie werden Vhdl möglicherweise nie brauchen, wenn Sie sich beispielsweise auf HF spezialisieren. Aber wenn Sie sich mit digitaler Hardware und/oder Fpga-Design befassen, benötigen Sie entweder VHDL oder Verilog und eine Reihe anderer Skriptsprachen wie TCL, Perl, Python und Matlab. Sie müssen sich nicht allzu viele Gedanken über die Wahl zwischen VHDL und Verilog machen. Sie sind nur eine Sprache, um Ihr Design auszudrücken. Die Grundlagen des digitalen Designs bleiben gleich.

Ich muss sagen, dass VHDL stirbt. Gründe dafür:

1. vhdl2008 wird noch nicht vollständig von EDA unterstützt. Es ist jetzt 2018
2. Bibliotheken sind in Ordnung. Aber wenn Sie ausgefallene Funktionen wollen, ist es zu schwer. Zum Beispiel gibt es zu viele Fragen ieee_proposedzu im Internet. Datei-IO ist verrückt.
3. Ich mag den strengen Stil, aber er sollte nicht unbequem oder überflüssig sein. v2008 macht es besser, aber es wird noch nicht vollständig von EDA unterstützt. Also benutze ich immer noch v93.
4. Überprüfung der SystemVerilog-Domänen.

Ich weiß, dass es einige Unternehmen gibt, die SV eine höhere Priorität als VHDL in Bezug auf das RTL-Design eingeräumt haben. Also für den Anfänger, lerne einfach SV.

VHDL ist die Sprache des Teufels. Die gesamte kommerzielle Industrie und das Militär an der Westküste verwenden Verilog. Nur die alten Dinosaurier-Militärunternehmen an der Ostküste (wie BAE) verwenden VHDL. Es geht um etwa 50 % weniger Tipparbeit bei Verwendung von Verilog gegenüber VHDL. Jetzt sehen Sie allmählich, wie Militärfirmen an der Ostküste endlich zusammenbrechen und Verilog übernehmen. Haben Sie schon einmal von System VHDL gehört, oder? VHDL wird ebenso wie die Softwaresprache Ada irgendwann auf der Strecke bleiben.