Ich habe gerade angefangen, Quartus zu verwenden, um ein VHDL-Design zu synthetisieren, das ich vor einiger Zeit erstellt habe. Innerhalb dieses Designs befinden sich Dinge wie DFFs, Decoder usw. Mir ist aufgefallen, dass Altera eine eigene IP mit der gleichen Funktionalität hat.
Gibt es wesentliche Vorteile bei der Verwendung von Altera IP? Ich würde lieber nicht alle meine VHDL-Dateien entwurzeln, aber wenn es signifikante Größen-/Leistungsverbesserungen gibt, dann könnte ich es in Betracht ziehen.
Für Primitiven absolut kein Leistungsvorteil. Die einzige Verwendung besteht darin, dass Sie keine Dateien mit Ihren eigenen Primitives erstellen müssen, aber wenn Sie sich auf die von Altera verlassen, wäre die Migration auf etwas von einem anderen Hersteller schwieriger.
Einige Dinge wie FIFOs können zum Beispiel Altera-spezifische Inline-Timing-Einschränkungen oder andere Syntheseanweisungen enthalten, die das Leben auf lange Sicht erleichtern können, aber es ist nichts, was Sie nicht in Ihren eigenen Dateien tun könnten, und es wird wahrscheinlich nicht viel in Bezug auf die Leistung helfen .
Die Stellen, an denen es interessant wird, sind das Ableiten hardwarespezifischer Dinge wie DSP-Blöcke, Block-RAM, Transceiver, IO-Puffer usw. Diese können sehr nützlich sein, um sicherzustellen, dass Sie die gewünschte Hardware erhalten, und es nicht dem Zufall zu überlassen, dass der Synthesizer schlussfolgert das Richtige. Aber um ehrlich zu sein, wenn Sie den Designvorlagen folgen (klicken Sie auf die Schaltfläche, die wie eine Schriftrolle im Quartus HDL-Editor aussieht, um sie zu sehen), dann kann dies alles ziemlich erfolgreich gefolgert werden.
Es ist erwähnenswert, dass ich die komplexeren Dinge ignoriere, die von MegaWizard (ich glaube, der wurde so umbenannt!) oder Qsys generiert werden können. Diese können sehr nützlich sein – von Dingen wie PLLs bis hin zu PCIe-Kernen, DDR-Controllern usw. Diese sind aus offensichtlichen Gründen nützlich (die Gründe, warum das Rad neu erfunden wird).