Ich schaute auf einen Schaltplan und bemerkte etwas Seltsames. Alle IO-Pins sind in ihrer Funktion identisch. Aber aus irgendeinem Grund gibt es einen IO-Pin, an dem sowohl ein Pull-up-Widerstand als auch ein Kondensator gegen Masse angeschlossen sind (während alle anderen nichts haben). Warum ist das?
(Die IO-Pins stammen von einem CycloneII EP2C5 FPGA, falls dies relevant ist. Ich habe mir die Pinbelegungsdokumentation für den Chip angesehen, aber an diesem Pin ist nichts Besonderes. Das FPGA ist auf einem Bare-Bones-Allzweck-Entwicklungsboard montiert und als solches hat keine bestimmte beabsichtigte Funktion. Und alle Schaltkreise auf der Platine unterstützen nur Schaltkreise wie Strom.)
Da dies mit einem FPGA verwandt ist, kann jeder Pin so ziemlich jede erdenkliche Funktion haben. Es hängt von der Software im FPGA ab, wofür der Pin verwendet wird.
In diesem Fall wird der Pin am liebsten als INPUT verwendet, eventuell als RESET-Pin oder ähnliches. Wenn der Pin als OUTPUT verwendet würde, hätte der Ausgangstreiber Schwierigkeiten, den Kondensator aufzuladen, und wird leicht überlastet, daher ist eine OUTPUT-Konfiguration ziemlich unwahrscheinlich.
Während des Einschaltens der Schaltung wird der Pin durch den ungeladenen Kondensator lange genug auf Low gezogen, damit die im FPGA programmierte Logikschaltung als RESET-Signal verwendet werden kann, während sich die Stromversorgung stabilisiert. Ich erwarte, dass der Pin-Logikpegel nach etwa (Größenordnung) 10 kΩ × 10 µF = ~ 100 ms nach dem Einschalten von LOW auf HIGH umschaltet.
Das einzige, was für mich hier keinen Sinn ergibt, ist, wie sich die Kappe entlädt, wenn der Stromkreis ausgeschaltet wird. Vermutlich werden dazu die internen Schutzdioden des FPGA verwendet.
Bradmann175
Jet-Blau