Warum benötigte die alte PMOS/NMOS-Logik mehrere Spannungen?

Warum benötigte die alte PMOS/NMOS-Logik mehrere Spannungen wie +5, -5 und +12 Volt? Zum Beispiel alte Intel 8080-Prozessoren, alte DRAMs usw.

Mich interessieren die Ursachen auf physikalischer/Layout-Ebene. Wozu dienten diese zusätzlichen Spannungen?

Ja, bei dieser Frage geht es um Sachen, die vor 35 Jahren verwendet wurden.

Antworten (4)

Der 8080 verwendete reine nMOS-Technologie (kein CMOS = pMOS und nNMOS). Wenn Sie nur nMOS- (oder pMOS-) Geräte verwenden, haben Sie einige Möglichkeiten, eine Logikinverterzelle zu bauen (siehe Kapitel 6.6 in diesem Dokument , meine Antwort lehnt sich stark an diese Quelle an):

  1. nMOS-Transistor und Pull-up-Widerstand. Einfach, aber nicht gut auf einem IC, weil der Widerstand viel Platz auf dem Silizium einnehmen würde.

  2. nMOS-Transistor und einem zweiten, gesättigten nMOS-Transistor anstelle des Pull-up-Widerstands. Nicht schlecht, aber die Hochpegel-Ausgangsspannung bleibt eine Schwellenspannung V GS,th unter der Versorgungsspannung. (Hinweis: V GS,th ist die Spannung zwischen dem Gate und der Source eines FET, die den FET gerade einschaltet.)

  3. nMOS-Transistor und einem zweiten, nicht gesättigten (= linearen) Transistor anstelle des Pull-up-Widerstands. Die Ausgangsspannung mit hohem Pegel schwingt bis zu V DD , aber dies geht mit dem zusätzlichen Preis einer zusätzlichen Spannung V GG mit V GG  > V DD  + V GS,th einher . Dies ist der Grund für die +12 V-Schiene.

  4. nMOS-Transistor mit einem zweiten n-Typ-Transistor vom Verarmungstyp anstelle des Lastwiderstands. Es wird keine zusätzliche Versorgungsschiene benötigt, aber die Technologie ist anspruchsvoller, da zwei unterschiedlich dotierte Transistoren auf demselben Chip hergestellt werden müssen.

Es scheint, dass der 8080 Option Nummer 3 verwendet.

Der Grund für die negative Schiene (-5 V) könnte die für eine Kaskodenkonfiguration erforderliche Vorspannung sein. Dies würde die Schaltgeschwindigkeit auf Kosten einer zusätzlichen Versorgungsschiene erhöhen. Ich kann hier nur raten, weil ich keine Quellen gefunden habe, die mir sagen, dass der 8080 wirklich kaskadierte Stufen verwendet. Die Kaskode abzudecken wäre eine andere Geschichte; Diese Konfiguration wird für lineare Verstärker, Logikschalter, Pegelumsetzer oder Leistungsschalter verwendet .

eine Schwellenspannung unterhalb der Versorgungsspannung - Eine was? Wie viel ist eine "Schwellenspannung"?
@KevinVermeer: ​​Wenn die minimale V (GS), die erforderlich ist, um einen NFET zum Leiten zu bringen, beispielsweise 2 Volt beträgt und die höchste verfügbare Gate-Spannung 5 Volt betrug, würde der Quellstrom des Ausgangs auf Null abfallen, wenn die Ausgangsspannung auf 3 Volt ansteigt (5V-2V).
Ich verstehe ... Es macht jetzt mehr Sinn ... Aber was ist Kaskodenkonfiguration? Vielleicht sollen -5 V auch an die Masse angeschlossen werden, um bei der Kontamination mit Natrium (= mobile Ionen) zu helfen?
Meine Vermutung für die negative (-5 V) Spannung ist wirklich sehr vage und ich weiß nicht genau, ob der 8080 Kaskodenschalter verwendet oder ob das Substrat vorgespannt ist. Was die Sache noch schlimmer macht, ist, dass Suchen nach "negativer Versorgung" und 8080 oder Logik viele Treffer ergeben, bei denen der Begriff "negativ" für Masse oder Masse verwendet wird. Es ist nicht wirklich falsch, aber es hilft in diesem Fall nicht.

Hier ist ein Beispiel für eine NMOS-NAND-Gatterschaltung im "Verarmungsmodus", die ich auf (deutscher) Wikipedia gefunden habe:

NMOS-NAND-Gatter – gemeinfreies Bild des Wikipedia-Benutzers Biezl

Der obere Transistor wird im Verarmungsmodus verwendet, um eine Last bereitzustellen, die sich einer Stromquelle annähert und die Anstiegs- und Abfallzeiten ausgleicht. Aufgrund der höheren Schwellenspannungen der frühen MOS-Technologie war möglicherweise eine 12-V-Versorgung erforderlich, um eine geeignete Vorspannung für das Gate des Lastwiderstands bereitzustellen. Die -5-V-Versorgung könnte verwendet worden sein, um die Backgates (oder Substratknoten) aller FETs vorzuspannen, um sie in das gewünschte Betriebsregime zu bringen.

Ich mache dies zu einer Wiki-Antwort, weil einiges von dem, was ich gesagt habe, eher Spekulation als harte Fakten ist und ich sicher bin, dass mich hier jemand verbessern oder korrigieren kann.

Für das, was es wert ist, läuft der Videochip des Atari 2600 hauptsächlich mit +5, hat aber einen Eingang, der mit einem Potenziometer angesteuert wird, das an die 9-V-Versorgung angeschlossen ist. Dieser Eingang treibt die Gates der Pull-ups im Enhancement-Modus in einer Folge von 30 Invertern an, deren durchschnittliche Ausbreitungszeit ungefähr 10 ns betragen sollte (ziemlich schnell nach heutigen Standards, würde ich denken; kein anderes Signal muss sich durch annähernd so viele ausbreiten Gates während eines Taktzyklus).
Ein weiterer Kommentar zu den Pull-ups im Anreicherungsmodus: Das ideale praktische Pull-up-Gerät in der NMOS-Logik wäre eine Konstantstromquelle, deren Strombelastbarkeit nicht abfällt, wenn die Ausgangsspannung steigt. Wenn ein FET-Gate bei fünf Volt liegt, fällt VGS leider um die Hälfte ab, wenn die Source 2,5 Volt erreicht hat. Wenn das Gate dagegen auf 12 Volt liegt, kann der Ausgang 4 Volt erreichen, während VGS immer noch 2/3 dessen beträgt, was es war, als der Ausgang auf Masse lag.

Ich habe vor einigen Jahren für die 12-Volt-NMOS-Technologie entwickelt. Es verwendet gesättigte n-Kanal-Transistoren für die Pull-Ups. Wie von einem früheren Mitwirkenden beschrieben (Listenelement Nr. 2 in dieser Antwort ), wird dadurch die Ausgangsspannung auf ein Vt niedriger als VDD begrenzt. Die 5-Volt-Versorgung wird als Schnittstelle mit TTL verwendet. Die -5-V-Versorgung wird verwendet, um das Substrat vorzuspannen und Vt auf einen brauchbaren Wert zu bringen. Ohne die Vorspannung beträgt Vt etwa 0 V.

+1, ich hatte nicht an diesen genauen Grund für die Verwendung von +12 V (für die interne Logik) und +5 (für die Verbindung der internen +12-Vt-H-Pegel mit sauberen +5-V-TTL-H-Pegeln) gedacht.
Wissen Sie, warum Vt ohne Vorspannung so niedrig war? Liegt das an Verschmutzungsproblemen? (Alkalimetalle und so)

Die kurze Antwort lautet: Sie müssen das Schaltungslayout eines geeigneten Geräts studieren, um das Design zu sehen, und daraus können Sie möglicherweise den Grund dafür erschließen.

Mein Bauchgefühl ist, dass das Design eine Schnittstelle mit 5 V TTL erfordert, aber das Gerät selbst funktioniert bei dieser Spannung nicht, genau wie es funktioniert, erfordert ein geeignetes Beispiel zum Studium.

Das ist leichter gesagt als getan, da ich nur sehr wenige Details im Internet finden kann.

Was ich gefunden habe, war eine Fülle von Informationen über den 8008, der einige Jahre vor dem 8080 liegt, diese Informationen enthalten ... einen Teilschaltplan, den Sie hier finden können.

http://www.8008chron.com/Intel_MSC-8_April_1975.pdf

Werfen Sie einen Blick auf Seite 29 und 30 (dies sind die Seitenzahlen des pdf, nicht des handgescannten Handbuchs) und sogar auf Seite 5, wenn Sie sehen möchten, wie es physisch aufgebaut ist.

Weitere Informationen finden Sie hier.

http://www.8008chron.com/intellecMDS_schematic.pdf

Ich erwarte dafür kein Kopfgeld, da ich die Frage nicht direkt beantwortet habe, aber ich hoffe, es weist Sie auf den richtigen Weg.

Warum benötigte die alte PMOS/NMOS-Logik mehrere Spannungen?
AntwortenHierDatenschutz-Bestimmungen1y, 0v