Ich habe eine Reihe von Leiterplatten gesehen, hauptsächlich Hochgeschwindigkeits- und HF-Leiterplatten, die freiliegendes Kupfer entweder am Umfang der gesamten Platine oder in verschiedenen Abschnitten, oft mit gesteppten Durchkontaktierungen, aufweisen.
Ich habe den Zweck von diesen nie ganz verstanden. Einige Erklärungen, die ich gehört habe, nannten sie "ESD-Ringe", die für die Handhabung des Boards verwendet werden, aber das ergibt für mich weniger Sinn, wenn es viele einzelne Perimeter gibt, insbesondere solche, die weiter innen liegen, wie im Bild unten. Sind diese nur die obere Masseebene freigelegt? Wenn ja, was bringt es, es aufzudecken? Ich sehe nicht, wie es aus EMI-Sicht einen Unterschied machen würde, ob die Bodengüsse freigelegt sind oder nicht.
Ich habe auch gehört und akzeptiere mehr oder weniger, dass ein äußerer plattierter Ring dieser Art häufig mit GND verbunden und dann über Montageteile mit einem Gehäuse verbunden wird.
Danke!
Sie werden über Zäune aufgerufen, sie werden auf der Außenseite der Platine platziert, um "HF einzuzäunen", sie tun dies, indem sie eine Barriere schaffen, die kleiner ist als die abzuschirmende Wellenlänge. Bei sehr hohen Frequenzen kann der Bereich zwischen den Ebenen als Wellenleiter/Antenne fungieren, und hohe Frequenzen können sich zwischen den Ebenen und aus dem Rand der Leiterplatte heraus bewegen.
Darüber hinaus können die Ebenen auf der oberen Schicht plattiert werden, um EMI-Dichtungen/Abschirmungen aufzunehmen.
Quelle: https://sc01.alicdn.com/kf/HTB1uZSNRXXXXXahXpXXq6xXFXXXd/Photo-chemical-etching-RFI-EMI-shielding-box.jpg
Sind diese nur die obere Masseebene freigelegt? Wenn ja, was bringt es, es aufzudecken?
Die Durchkontaktierungen sind höchstwahrscheinlich mit der Grundebene und der Leiterbahn / Ebene auf der obersten Schicht verbunden, müssen dies jedoch nicht sein. Der Punkt, es freizulegen, besteht darin, es leitfähig und kontinuierlich zu machen. Die Schicht wird dann mit einer Oberflächenveredelung plattiert, die ein Metall mit niedriger Impedanz/Widerstand wie ENIG (mit Gold) ist. Dadurch können die Hochfrequenzströme mit einer EMI-Dichtung (leitfähiger Schaum oder verformbares Metallgitter) zur Masseebene kurzgeschlossen und zur Quelle zurückgeleitet werden. Ohne die leitende Schicht auf der Oberseite der Leiterplatte könnte HF potenziell unter der HF-Abschirmung lecken.
Viele der Chips erzeugen HF auf der oben abgebildeten Platine, um Übersprechen und Leckagen zu verhindern. Die EMI-Abschirmung verhindert, dass sich HF in andere Bereiche des Designs oder außerhalb der Platine bewegt (Entitäten wie die FCC regulieren, wie viel Geräte abstrahlen können Funkfrequenzen). Aus diesem Grund trennt die Abschirmung auch verschiedene Abschnitte des PCB-Designs.
Hier ist die Entfernungsgebühr für das Via-Zäunen. Wenn Sie sehen möchten, welche Frequenzen sie auf der obigen Platine abzuschirmen versuchten, könnten Sie zwischen den Vias messen, um die Grenzfrequenz zu ermitteln.
Quelle: https://www.edn.com/Pdf/ViewPdf?contentItemId=4406491
Es wird eine Abschirmung von oben hinzugefügt und mit Schrauben (daher die Löcher) an der Platine befestigt.
Die Abschirmung schirmt nicht nur die Schaltung von der Außenwelt ab, sondern auch Teilschaltungen voneinander.
Hier ist ein Beispiel für eine solche Abschirmung: Bild von http://tennvac.com/custom-shielding-solutions
Antwort: Die Befestigungslöcher sind eine freie Kontaktfläche für den geflochtenen Kontakt zu einer Abdeckung.
https://images.app.goo.gl/usAPvRQmVPCfHtQu9
Sie werden online keine finden, da dies alles kundenspezifische Designs sind. Das Obige ist nur eine einfache rechteckige Form.
Wenn Sie logische Geschwindigkeiten und HF-Frequenzen mischen, die sich hier in diesem Design bis zum 6-GHz-Bereich für diese Typen überschneiden, benötigen Sie eine gute gemeinsame Masse mit vielen Schichten, die jedoch die logischen Impulsströme davon abhalten, durch die HF-Massen zu leiten.
Sie werden also alle Microvias sehen für die höchste interessierende Frequenz, um die Schleifenquerschnittsfläche dieser logischen Stromspitzen zu reduzieren (CMOS-FETs haben eine Kapazität, wenn sie geschaltet werden).
Die Oberfläche besteht wahrscheinlich aus tauchvergoldetem Kupfer auf vergrabenen Schichten, um die Oxidation zu reduzieren und eine unregelmäßig dicke Lotschichtplattierung zu verhindern, die die Impedanz von Übertragungsleitungen beeinflusst.
Sie werden keine Microvias für all das lineare HF-Zeug sehen, da ihre Masseebene von der logischen Masseebene isoliert ist. und sie sind nur in der Nähe der HF-Ports verbunden. Dadurch wird das Übersprechen von leitungsgeführten und abgestrahlten Erdströmen zwischen Logik und HF minimiert.
Die breite Grenze um jede Zone ist wie die mexikanisch-amerikanische Grenze. Es senkt Streustrahlungsfelder, reduziert das Übersprechen, aber es stoppt nicht die Migration von Strom- oder Spannungsfeldern insgesamt. Es ist immerhin koplanar und die Streukopplung wird immer mit einer Massespur dazwischen reduziert. Aber auch die digitale Seite ist analog mit Flankenjitter und internen Prozessen, die immer noch empfindlich auf Nebensprechen benachbarter Module reagieren.
Es ist üblich, dass Faraday-Abschirmungen bei Bedarf darauf gelötet werden, um das Übersprechen durch Reflow weiter zu reduzieren.
Wenn Sie einige dieser Boards ohne Schilde gesehen haben, dann haben sie ein verdammt gutes Layout-Design. Nortel und andere haben auch einige dieser Designs ohne Abschirmung bis zu 1 Gbit / s mit sehr ausgewogenen differenziellen Mikrostreifen (ebenfalls bankrott) gemacht. Ich habe einige Entwürfe vor dem Jahr 2000, die wir für das 1-GHz-ISM-Band für den AMR-Markt mit hausinternen verzinnten Messinggehäusen gemacht haben, die von lokalen PCB-Geschäften geätzt wurden.
Leider ging diese Firma bankrott. Es hatte über 130 Patente und viele Wurzeln wie HP Mikrowelle und ein Dutzend andere, alle Experten in mobiler drahtloser Technologie. Intel hat alle Patente gekauft.
Tony Stewart EE75
Spannungsspitze
Tony Stewart EE75
Kyrill Safin
Tony Stewart EE75
Benutzer110971