Warum haben verschiedene SOCs unterschiedliche CPU-Spannungen für eine bestimmte Frequenz?

Kürzlich habe ich dvfs-Tabellen für 3 SOCs studiert: exynos8890 (KLEINER Cluster), exynos7880, Snapdragon 625.

Hier ist das Ergebnis: Octave-Quellcode

CPU-Leistung versus Frequenz

Der Punkt ist, dass verschiedene SOCs mit ziemlich demselben Herstellungsprozess (14 nm), derselben CPU-Architektur (arm53), aber unterschiedlichen Herstellern und Consumer-Grade eine unterschiedliche Spannung bei einer bestimmten Frequenz haben.

Es ist klar, dass die Reduzierung der CPU-Spannung den dynamischen Verbrauch reduzieren kann, aber

hat die Reduzierung der CPU-Spannung dennoch irgendwelche Nachteile für den Gesamt-CPU-Energieverbrauch?
Warum hat der exynos8890 eine Spitzenspannung bei 1,6 GHz, aber nicht bei der MAX-Frequenz?

Beim Design eines FET geht es um viel mehr als nur die Prozessgröße, aber Sie müssen auch bedenken, dass selbst identisches Silizium zu unterschiedlichen Empfehlungen führen kann, wenn es durch zwei verschiedene Organisationen geleitet wird. Diese Frage ist viel zu weit gefasst, um in die Stack Exchange-Anforderung nach beantwortbarer Spezifität zu passen.
@dzmitry musst du diese Grafik in uV setzen? Volt ist häufiger
Ich glaube nicht, dass derselbe "14-nm-Prozess" tatsächlich derselbe Prozess zwischen verschiedenen Herstellern oder Gießereien ist. Warum sollten sie ihren Prozess teilen?
Für den gleichen "Marketing-14-nm-Prozess (oder was auch immer)" bietet jeder Silizium-FAB drei oder vier (oder mehr) Zellbibliotheken mit unterschiedlichen Leistungs- / Geschwindigkeitsoptimierungen, Bibliotheken mit niedriger Geschwindigkeit und niedriger Geschwindigkeit, Bibliotheken mit hoher Leistung und hoher Leistung usw. an. Also Die Ergebnisse werden alle unterschiedlich sein.

Antworten (1)

Es gibt zwei Arten von Leistungsverlusten in einem Chip:

  • statisch (Leckage)
  • dynamisch (schaltend)

Die Spannungsskalierung reduziert sowohl Leistungsverluste als Quadrat der Spannung, sodass der Vorteil einer reduzierten Spannung erheblich ist, insbesondere für ein mobiles Gerät, bei dem die Batterielebensdauer entscheidend ist.

Es gibt jedoch einen Kompromiss. Im Allgemeinen führt eine niedrigere Spannung zu einer längeren Schaltzeit für die MOS-Logik, sodass auch die Taktrate reduziert werden muss. Dies hat den Vorteil, dass es die dynamische Leistung als lineare Funktion der Taktrate reduziert.

(Das Leistungsverhältnis zwischen Spannung, Frequenz und Kapazität ist W=V^2 * f * C, wobei C die Summe der Kapazität der angesteuerten Signale ist.)

Warum nun die Unterschiede am selben Prozessknoten? Verschiedene Designer verwenden unterschiedliche Strategien, um das Timing in ihren Teilen einzuhalten. Eine solche Strategie besteht darin, Transistoren mit niedriger Schwelle (niedriger Vt) in bestimmten kritischen Pfaden zu verwenden. Dies hat jedoch seinen Preis: erhöhte Leckleistung.

Sogar innerhalb desselben Unternehmens (in diesem Fall Samsung) und bei demselben Prozess werden Sie Unterschiede feststellen. Einige Teile sind auf Leistung optimiert, andere auf Leistung. Ein leistungsorientiertes Teil, das Pfade mit niedriger Vt großzügiger verwendet, verbraucht bei einer bestimmten Frequenz und Spannung mehr Strom, ist aber bei einer bestimmten Spannung letztendlich schneller.

Der Grund für den seltsamen Einbruch des Exynos 8890 könnten einfach die Leistungsprofile sein, die sie testen konnten.

Beachten Sie, dass je nachdem, welche Spannung gemessen wurde (und wie), der ungerade Abfall möglicherweise nur V Droop ist .
Warum haben verschiedene SOCs unterschiedliche CPU-Spannungen für eine bestimmte Frequenz?
AntwortenHierDatenschutz-Bestimmungen1y, 0v