Warum hat dieses EPROM kammartige Strukturen um die Drahtbondpads herum?

Ich habe ein paar Bilder von einem Mikrochip-EPROM-Die aus den späten 80ern / frühen 90ern gemacht (ich kann mich nicht an die genaue Teilenummer erinnern). Die Drahtbondpads sind von einer kammartigen Struktur umgeben. Was ist der Zweck dieser Struktur?eeprom sterben 1EEPROM sterben 2

Es wäre interessant zu sehen, ob die Ausgangspins und Adresspins ähnlich aussehen. Die 24-Pin-EPROM-Pinbelegung ist ziemlich Standard - die 12 Adresspins sind gruppiert (mit Vcc und Vpp drin) und die 8 Ausgangspins sind gruppiert (mit Vss drin).

Antworten (3)

Es handelt sich wahrscheinlich um große p-MOS- und n-MOS-Transistoren, die für den ESD-Schutz auf den Bondpads verwendet werden. Hier ist eine Referenz, die verschiedene Bondpad-Designs im Detail zeigt (im Allgemeinen ist diese Information nicht leicht zu bekommen - IC-Hersteller scheinen ESD-Schutz als eine Art Geschäftsgeheimnis zu behandeln). Bild aus dem obigen pdf:

Geben Sie hier die Bildbeschreibung ein

Ich kann mich nicht erinnern, dass Microchip jemals Speicher-EPROMs hergestellt hat. Ist das Teil eines EPROM-Mikrocontrollers?

Bearbeiten: Ich schaue mir nur einen Microchip PIC16C57 an, der wahrscheinlich aus einer ähnlichen Zeit stammt. Es gibt ähnliche Muster auf beiden Seiten der meisten Pins (die I/O sind), aber nur auf einer Seite der reinen Input-Pins wie T0CKI, /MCLR/Vpp, OSC1. Die Strukturen scheinen also auf der einen Seite Treiber und auf der anderen Seite ESD-Schutzschaltungen jeglicher Art zu sein.

Geben Sie hier die Bildbeschreibung ein

Sicherlich werden die genauen Details eines bestimmten IC-Herstellungsprozesses als Geschäftsgeheimnisse betrachtet, zumindest bis sie von mehreren Anbietern allgemein bekannt werden. Es ist selten, sogar die Fotos (oberste Schicht) zu sehen.
Ich habe den Chip zu Hause gelassen, daher kann ich im Moment die genaue Teilenummer nicht nachschlagen. Ich denke, es war ähnlich wie der 27HC64 , den Microchip um 1990 verkaufte. Ich glaube jedoch, dass der Chip, den ich habe, ein paar weniger Pins hat.
@ScottLawson Danke! Aus diesem Datenblatt geht hervor, dass sie in dieser Zeit EPROMs hergestellt haben. Ich war daran interessiert zu bestätigen, dass es sich um einen CMOS-Prozess handelt, was es auch war.
Es wäre wirklich interessant zu sehen, wie Sie erklären, wie diese "MOSFETs" NUR aus Metall ohne Silizium hergestellt werden. -1 zum Raten.
@placeholder Woher wissen Sie, dass kein Silizium in der Nähe ist - es befindet sich offensichtlich auf einem Siliziumchip, sodass Sie etwas anderes sehen. Was würde für Sie anders aussehen, wenn das Transistoren wären?
Nun fragen Sie sich, was ist ON TOP von einem Silicon Die? Die Antwort ist Metall. Sie verdrahten keine Verbindung zu Si, Sie verdrahten eine Verbindung zum Metall darüber . Das wusstest du nicht? Weiterer Beweis. Woher weiß ich, dass Ihre Antwort eine Vermutung ist? Da ich Si beruflich entwerfe, berate ich zu ESD-Strukturen in Silico und habe früher ein Labor mit dem Erfinder des modernen ESD-Schutzes geteilt. Diese Antwort ist absolut falsch, rudimentäre Forschung hätte Ihnen das gesagt.
Okay, es ist falsch, gut. Ich denke, wir alle sehen das Metall und wir sehen das ineinandergreifende Muster, das mit dem Metallbondpad verbunden ist. Was wäre also der Unterschied, wenn das (sagen wir) N-Kanal-Transistoren wären, wie in Abb. 17-13 in Hans Camenzinds Buch? Wie kann ich den Unterschied sehen?
Ich bin mir nicht sicher, was Sie fragen. Während das Poly für die Gates ineinandergreifend ist, wäre es selten (und dumm), diese Struktur auch in Metall zu duplizieren, nur weil Sie die Leitfähigkeit verlieren würden. Es ist besser, einen Metallstreifen mit (mehreren) Kontakten zu haben, die zu jedem Transistorfinger herunterlaufen. Das Foto in Ihrem jetzt hinzugefügten Bild zeigt NICHT dasselbe wie im OP - das sieht eher aus wie eine Grabenstruktur um jeden einzelnen Transistor, aber man müsste mehr über den Prozess, die Anzahl der Metalle usw. wissen, bevor man welche herstellt Schlussfolgerungen.

Während ich dies schreibe, gibt es zwei „Antworten“, die reine Vermutungen sind – und noch dazu falsch.

Diese Kammstrukturen sind so, wie Sie es erwarten würden, wenn Sie einen Durchbruch an einer genauen Stelle und in kontrollierte Strukturen und nicht an einer anderen Stelle im Chip induzieren möchten. Diese befinden sich in der obersten Metallschicht, die Kämme sind da, um viele scharfe Kanten zu geben, um ein übermäßig hohes ESD-Ereignis an dieser Stelle zu fördern.

Die Dioden- und ESD-Klemmstrukturen befinden sich zwangsläufig im Silizium.

Dies sind sehr sehr weit davon entfernt, die Transistorstrukturen zu sein, die im Si mindestens 3 - 7 Metallschichten nach unten liegen.

Schauen Sie sich Blitzableiter in der größeren Welt an. Sie werden dort genau dieselben Dinge sehen.

Nennen Sie es einen Ansatz mit Gürtel und Hosenträgern. Oder eher eine letzte Chance, die eigentlichen ESD-Strukturen sind für viel niedrigere Spannungsereignisse ausgelegt.

-1, weil nicht erklärt wurde, warum die Strukturen auf der einen Seite mit Masse und auf der anderen Seite mit Vcc verbunden sind.
@ DaveTweed rät wieder, wie ich sehe. Ich habe nicht gesagt, dass sie mit Masse verbunden sind. Es gibt nicht genügend Informationen, um diese Annahme zu rechtfertigen. Was ist das für eine Pin-Funktion? Ich weiß nicht.
Ich denke, wir sollten uns hier alle beruhigen
Wenn ich die Antworten vergleiche, sehe ich aus meiner Sicht eine Antwort, die behauptet, dass alle anderen falsch liegen, und sie haben Recht, weil sie es sind, und eine andere Antwort, die zumindest versucht, dies mit einigen externen Quellen zu untermauern.

Diese Strukturen sind die großen Transistoren, die erforderlich sind, um die Pins anzusteuern, die als Ausgänge verwendet werden.

-1 zum Raten
Warum hat dieses EPROM kammartige Strukturen um die Drahtbondpads herum?
AntwortenHierDatenschutz-Bestimmungen1y, 0v