Warum ist Längenanpassung für Hochgeschwindigkeitssignale wichtig?

Nehmen wir DDR4. In diesem Fall erfolgt ein Längenabgleich für die Datenleitungen und DQS-Leitungen innerhalb einer Gruppe. Der Grund für die Längenanpassung liegt in diesem Fall im TIMING. Daten- und DQS-Leitungen mit ähnlicher Länge unterliegen einer ähnlichen Ausbreitungsverzögerung auf der PCB-Leiterbahn.

Nehmen wir einen anderen Fall, eine Differentialleitung. Der Grund für die Längenanpassung zwischen den positiven und negativen Leiterbahnen der Differentialleitung besteht darin, dass die elektromagnetische Welle, die sich auf der Differentialleitung ausbreitet, gleichzeitig auf den positiven und negativen Leiterbahnen ankommt. Wenn diese Leitungen nicht gepaart sind, verhält sich die Differentialleitung weniger als solche und Sie beginnen, ihre Vorteile zu verlieren (Gleichtakt-Rauschunterdrückung einschließlich EMI, erzeugte RFI).

Für jeden von Ihnen erwähnten Standardbus ist es nicht ungewöhnlich, sehr detaillierte Routing-Richtlinien des Herstellers zu finden, einschließlich der Gründe für diese Richtlinien, wie diese von TI für HDMI https://e2e.ti.com/cfs-file/__key/telligent -evolution-components-attachments/00-138-01-00-00-10-65-80/Texas-Instruments-HDMI-Design-Guide.pdf

• Synchrone Busse:

Denken Sie an DDR, PCI usw. Es gibt verschiedene Signale sowie eine Uhr.

Sie möchten, dass das Signal „Diese Daten sind gültig“ ankommt, wenn die Daten tatsächlich gültig sind. Außerdem sollten alle Bits gleichzeitig ankommen. Und alles sollte relativ zur Uhr richtig ausgerichtet sein.

• Quellensynchron (HDMI)

Dies ist ähnlich, da Sie einige Datenleitungen mit einer Uhr synchronisiert haben. (siehe unten).

• Asynchron (SATA)

In diesem Fall gibt es keine Uhr, daher spielt die Länge des Kabels keine Rolle. Sie haben jedoch noch eine:

• Differentialpaar

Beide Hälften eines Differentialpaars strahlen genau die gleiche Menge an Rauschen ab und nehmen es auf wie ein einzelner Draht oder eine Leiterbahn auf einer Leiterplatte. Da beide Hälften genau entgegengesetzte Signale führen, heben sich die abgestrahlten Felder auf, wodurch das abgestrahlte Gesamtrauschen sehr gering ist. Außerdem kann der Empfänger das Gleichtaktrauschen unterdrücken, das von beiden Hälften des Paars aufgenommen wird.

Wenn die Längen beider Hälften jedoch nicht übereinstimmen, funktioniert dies nicht mehr. Aufgenommenes Rauschen erscheint zuerst auf einer Hälfte des Paares, dann auf der anderen. Es ist kein Gleichtakt mehr und kann daher nicht abgelehnt werden. Wenn eine Zeile länger als die andere ist, sind die Signale in jeder Hälfte nicht mehr entgegengesetzt, eines wird verzögert. Die emittierten EM-Felder löschen sich also nicht mehr aus und strahlen Rauschen aus.

• Die Uhr

Die Uhr ist das Wichtigste. Normalerweise speichert das Gerät die eingehenden Daten an einer Taktflanke:

Nun ändern sich die Daten von "S0" zum nächsten Bit "S1", dann "S2" usw. In diesem Beispiel werden Daten an der ansteigenden Taktflanke zwischengespeichert. Sie möchten also, dass die steigende Taktflanke genau in der Mitte jedes Bits liegt. Dies gewährleistet eine maximale Robustheit gegenüber Schwankungen im Timing zu einer Seite der anderen. (Je nach Setup/Hold-Zeiten kann sich das Optimum etwas verschieben).

Sowohl RAM als auch CPU können Signale auf demselben Datenbus senden. Früher nutzte alles eine einzige Uhr. Dieses einfache Schema hat einen Nachteil: Roundtrip-Zeiten. Bedenken Sie:

• Die Uhr geht nach unten
• Der Takt breitet sich vom Taktgenerator zum RAM-Chip aus
• RAM empfängt Taktflanke, gibt dann ein Bit aus (dies dauert auch etwas)
• Bit breitet sich vom RAM-Chip zur CPU aus

In diesem Szenario ist die Uhr, die von der CPU zum Lesen der vom RAM gesendeten Daten verwendet wird, die Hauptuhr ... also sollte die Laufzeit vom Taktgenerator zur CPU mit der Laufzeit der gesamten obigen Sequenz übereinstimmen, einschließlich der Reaktionszeit des RAM-Chips. Das ist ein Durcheinander und der Grund, warum Busse wie PCI auf ziemlich langsame Frequenzen beschränkt waren.

Wenn Sie einen hohen Durchsatz wünschen, muss der Takt an der Datenquelle generiert und zusammen mit den Daten auf längenangepassten Spuren gesendet werden. Dadurch entfällt die Notwendigkeit, alles mit einem entfernten Uhrenchip zu synchronisieren.

Aus diesem Grund verwendet SDRAM (SDR, DDR usw.) zwei Takte. Die CPU sendet ihre Uhr und Daten. Wenn der RAM antwortet, sendet er zusammen mit den Daten auch seinen eigenen Takt. Beide Uhren haben die gleiche Frequenz, aber unterschiedliche Verzögerungen. Normalerweise benötigt der Slave-Chip eine PLL, um den Takt zu regenerieren, während seine Phase relativ zum Haupttakt angepasst wird, um Variationen in den Ausbreitungszeiten aufgrund verschiedener Chips, Platinen, Temperatur, Alterung usw.

Jede moderne Verbindung mit hohem Durchsatz verwendet eines von zwei Schemata:

• Uhr in Daten einbetten (SATA, PCI-Express, USB, Ethernet usw.). In diesem Fall müssen verschiedene parallele Fahrspuren möglicherweise nicht längenangepasst werden.
• Beide Seiten übertragen im quellensynchronen Modus (Daten+Takt), um einen schnelleren Takt als die Roundtrip-Verzögerung (SDRAM, DDR usw.) zu ermöglichen.

Passende Spurlängen sind nur ein Teil der Geschichte. Treiber- und Empfängerverzögerungen variieren mit der Temperatur und von Chip zu Chip. Dies wird als "Schrägstellung" bezeichnet. Beispielsweise spezifiziert ein paralleler 8-Bit-Puffer einen Zeitversatz, der die Differenz der Ausbreitungszeiten zwischen jedem einzelnen Puffer im Chip ist.