Warum verwenden wir einen CMOS zum Invertieren einer Schaltung, wenn das PMOS dies bereits leistet?

Die Ausgabe in einem PMOS ist wie folgt:

I/P    O/P  
 0      1  
 1      0

Warum kann ich dies nicht einfach verwenden, anstatt ein CMOS zum Invertieren der Logik zu verwenden?
(Bitte in einfachen Worten erklären, da ich ein Anfänger in diesem Thema und Fach bin)

FWIW, was OP beschreibt, ist keine Eigenschaft von PMOS-Transistoren, sondern von Stufen mit gemeinsamer Source / gemeinsamem Emitter.

Antworten (2)

Mit einem Wort: Effizienz .

Sie können einen PMOS-Transistor verwenden, um einen logischen Ausgang hoch zu treiben (z. B. VDD), wenn der Eingang niedrig ist (z. B. GND). Sie können jedoch nicht denselben PMOS-Transistor verwenden, um einen logischen Ausgang niedrig zu treiben, wenn der Eingang hoch ist .

Wenn Sie den Eingang Ihres PMOS-Wechselrichters hoch treiben, schaltet er sich aus und lässt den Ausgang effektiv hochohmig, was nicht logisch niedrig ist .

Ihre tatsächliche Wahrheitstabelle ist:

I/P    O/P

 0      1
 1      Z

Sie können diese Unfähigkeit, niedrig zu fahren, überwinden, indem Sie einen Widerstand verwenden, um den Ausgang niedrig zu ziehen, wenn der Transistor ausgeschaltet ist. Um jedoch stark niedrig fahren zu können, benötigen Sie einen Widerstand mit niedrigem Wert .

Geben Sie hier die Bildbeschreibung ein

Dieser Widerstand liegt immer über dem Ausgang, was bedeutet, dass, wenn Sie den PMOS einschalten, um hoch zu fahren, ein großer Strom vom PMOS durch den Widerstand zur Erde fließt. Das verbraucht viel Energie . Wenn Sie Milliarden von Schaltern haben, können Sie sehen, dass der Stromverbrauch sehr hoch sein wird .

Der bessere Ansatz besteht darin, diesen Widerstand durch einen NMOS-Transistor zu ersetzen. Dies wird als CMOS bezeichnet. Wenn Sie ein NMOS -Gerät verwenden, können Sie sich vorstellen, dass der Widerstand ausgeschaltet werden kann, wenn der Ausgang hoch getrieben wird (PMOS ist eingeschaltet).

Mit dem NMOS können Sie auch ein starkes logisches Low erhalten , da das NMOS im eingeschalteten Zustand effektiv kurzgeschlossen ist.

CMOS hat daher durch die Verwendung komplementärer Transistoren eine sehr geringe statische Verlustleistung – wenn ein Ausgang entweder hoch oder niedrig gehalten wird, wird fast keine Energie verbraucht.

CMOS ist zwar komplexer herzustellen, verbraucht aber sehr wenig Strom , wenn es nicht umschaltet, während PMOS mehr Strom verbraucht, selbst wenn es nicht umschaltet.

Seien Sie von hier aus die folgende Schaltung für einen einfachen Wechselrichter:

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Wenn IN = 0, dann ist der NMOS (M2) (fast) ein Leerlauf und der PMOS (M1) ist (fast) ein Kurzschluss. Das Gegenteil für wenn IN = 1: der NMOS ist ein Kurzschluss und der PMOS ist ein offener Schaltkreis. Es ist entweder Vdd (5 V) oder Masse am Ausgang, der "stark" angesteuert wird.

Dadurch haben Sie eine geringere Verlustleistung.

CMOS könnte tatsächlich einfacher herzustellen sein, wenn man bedenkt, dass IC-Widerstände physisch viel größer sind als MOSFETs.
Warum verwenden wir einen CMOS zum Invertieren einer Schaltung, wenn das PMOS dies bereits leistet?
AntwortenHierDatenschutz-Bestimmungen1y, 0v