Was ist bei der Dimensionierung von Leiterbahnbreiten für digitale Logiksignale zu beachten?

Für Leiterbahnen, die einen statischen Gleichstrom führen, ist es ziemlich einfach, die minimale Leiterbahnbreite basierend auf der erforderlichen Strombelastbarkeit der Leiterbahn zu berechnen. Ich bin mir jedoch nicht sicher, was bei der Dimensionierung einer Ablaufverfolgung für CMOS, TTL usw. beachtet werden sollte.

Wenn Sie zum Beispiel beim Platinenaufbau flexibel sind und die Leiterbahn dünner oder breiter machen können und dennoch die Impedanzanforderungen erfüllen, was sind die Gründe dafür, die Leiterbahn breiter/dünner zu machen?

Erfordern unterschiedliche Logikfamilien unterschiedliche Überlegungen zu Leiterbahnbreiten?

Gibt es Gründe, digitale Logikspuren nicht so dünn wie möglich zu machen, um eine höhere Routing-Dichte mit weniger Übersprechen zu ermöglichen?

Antworten (2)

Sofern Sie sich nicht mit Hochfrequenzarbeiten befassen, bei denen Sie sich Gedanken über
die Auskleidung Ihrer Leiterbahnen und die ordnungsgemäße Kontrolle der Impedanzen machen müssen, sollten Sie im Allgemeinen mit der von Ihnen bevorzugten Größe zufrieden sein.

Dünnere Leiterbahnen haben einen höheren Widerstand, dickere Leiterbahnen haben mehr Kapazität (insbesondere über Masseebenen). Die kapazitive Belastung dicker Leiterbahnen über einer eng beieinander liegenden Masseebene könnte möglicherweise ein Problem darstellen, obwohl Sie im Allgemeinen wahrscheinlich sowieso in den HF-Bereich eintreten, um auf solche Probleme zu stoßen.

Die meisten modernen Logikbausteine ​​haben sehr hochohmige Eingänge, daher ist ein höherer Leiterbahnwiderstand kein so großes Problem. Realistischerweise gibt es einen ziemlich breiten Bereich von Leiterbahnbreiten, die in den meisten Low-Speed-Logikanwendungen gut funktionieren würden. Daher neige ich dazu, einfach das zu nehmen, was am besten aussieht, aber das ist eine völlig subjektive Maßnahme. Ein Vorteil etwas dickerer Leiterbahnen ist, dass sie leichter zu schneiden und zu löten sind, wenn Sie irgendwann Board-Hacks machen müssen, aber alles kann geändert werden, wenn Sie Zeit haben.

„Die meisten modernen Logikbausteine ​​haben sehr hochohmige Eingänge, daher ist ein höherer Leiterbahnwiderstand kein so großes Problem.“ Bisher habe ich mich wirklich nur mit Low-Power-CMOS beschäftigt. Können Sie genauer (vielleicht Beispiele) Logikfamilien nennen, bei denen eine dünne Leiterbahnbreite (und damit ein höherer Widerstand) Probleme verursachen kann?
@cdwilson - Wie gesagt, für die gängigste Logik (z. B. fast alles, was heute verfügbar ist) ist die Spurbreite nicht wichtig. Es gibt keine wirklich logischen "Familien", die unterschiedliche Anforderungen haben, mit Ausnahme von ECL und wahrscheinlich einigen obskuren anderen, mit denen ich nicht vertraut bin. Die Bedeutung des Leiterbahnwiderstands und der Impedanz neigt größtenteils dazu, mit der Geschwindigkeit in allen Logikfamilien zu skalieren.

cdwilson, wie dünn kannst du werden? Die meisten Boardshops erlauben keine Leiterbahnbreiten < 5 mil. Wenn Sie nicht sehr lange Leiterbahnen (> 12 ") routen, würde ich mir keine Sorgen machen, den Abstand zwischen den Leiterbahnen so zu gestalten, wie der Leiterplattenladen sagt, dass es ihr Minimum ist. Das wird so eng sein, wie Sie in die Leiterbahnen packen können. Wie auch immer, wenn Wenn Sie sich für die minimale Leiterbahnbreite und den minimalen Abstand entscheiden UND einen breiten Bus viele Zoll parallel betreiben, sollten Sie vorsichtig sein, da das gleichzeitige Umschalten auf eine Leitung koppeln kann, die nicht umschalten soll nicht die Frequenz (so sehr), die tötet, es ist die Flankenrate, die Chaos anrichtet.