Ich möchte wissen, was der Unterschied zwischen JTAG und EJTAG ist? Ich kenne JTAG, da es ein Hardware-Tool ist, mit dem der Speicher und die Register untersucht werden. Korrigieren Sie mich, wenn ich falsch liege.
JTAG ist mehr als die Untersuchung von Speicher und Registern, siehe EEVBlog 499 - What is JTAG and Boundary Scan?
[JTAG] wurde ursprünglich von Elektronikingenieuren zum Testen von Leiterplatten mit Boundary Scan entwickelt ... [und] wird auch häufig für IC-Debug-Ports verwendet. Auf dem Markt für eingebettete Prozessoren implementieren im Wesentlichen alle modernen Prozessoren JTAG, wenn sie über genügend Pins verfügen. Die Entwicklung eingebetteter Systeme ist auf Debugger angewiesen, die mit Chips mit JTAG kommunizieren, um Vorgänge wie Einzelschritte und Breakpoints auszuführen.
EJTAG ist eine MIPS-Erweiterung von JTAG
EJTAG verwendet IEEE-JTAG-Boundary-Scan-Pins für grundlegende Debug-Schnittstellen Um die On-Chip-Kosten niedrig zu halten und den Overhead des Zielsystems zu minimieren, verwendet das MIPS EJTAG die weit verbreiteten IEEE-JTAG-Pins für seine Debug-Funktionen. Unter Verwendung spezieller Debug-Schaltkreise auf dem Chip bietet der EJTAG Laufsteuerung, Breakpoints auf Daten und Anweisungen, Programmzähler-Trace in Echtzeit. Darüber hinaus können einzelne Lizenznehmer bei Bedarf zusätzliche Funktionen hinzufügen. Solche Features könnten komplexe Breakpoints und Ausführungsprofiling-Features umfassen.
On-Chip-Debug bietet einige neue Tools zum Debuggen eingebetteter CPUs, die die Einschränkungen herkömmlicher Hardware-Debug-Tools umgehen. Beispielsweise ist es nicht möglich, einen Logikanalysator zu verwenden, um Operationen zu verfolgen, die zwischen der CPU und den Daten- und Befehls-Caches auf dem Chip stattfinden. On-Chip-EJTAG kann diese Vorgänge jedoch verfolgen. Außerdem ist die Verwendung von In-Circuit-Emulatoren mit Hochgeschwindigkeitssystemen oft problematisch, da sie die Busladeeigenschaften des Systems beeinflussen und "toolbezogene" Fehler in das System einbringen können. Außerdem sind sie selten für einzigartige System-on-a-Chip verfügbar. Schließlich erfordern einige Lösungen spezielle Bond-Out-Chips, die zusätzliche Steuersignale und Busse bereitstellen. Dies bedeutet jedoch zusätzlichen Designaufwand sowohl beim Chip- als auch beim Platinendesign und fügt dem Produktzyklus mehr wertvolle Zeit hinzu.