Was ist die häufigste Logikfamilie in modernen CPUs? [geschlossen]

Ich weiß, dass es viele Logikfamilien gibt, von der alten RTL bis zu LVC, aber welche ist die gebräuchlichste?

Können Sie auch die Gründe erläutern?

Außerdem wollte ich wissen: Welches ist das Schnellste und welches hat den geringsten Stromverbrauch?

Was haben Sie bisher zu diesem Thema gesucht?
Suchen Sie nach den physikalischen Schichten „PCI-Express“ und „Ethernet“. Abgesehen von einem CPU-Kern sind sie die schnellsten Geräte, die es gibt, mit Ausnahme von Doppler-Radar, das supraleitend ist und während der Arbeit mit flüssigem Stickstoff besprüht werden muss.
@ Sparky256: Anders als ein CPU-Kern Aber er fragte speziell nach CPU-Kernen.
@jbord39. Ups, das hatte ich in der Überschrift übersehen.

Antworten (1)

Silizium ist das am häufigsten verwendete Substrat, da es aus Sand hergestellt wird, billig und einfach ist (wächst sein eigenes Oxid). Es stellt auch großartige FETs her, die in einer digitalen Umgebung auf natürliche Weise CMOS-Logik bilden.

Die Gründe, warum CMOS in Silizium verwendet werden:

CMOS eignet sich hervorragend für moderne CPUs und ist mit ziemlicher Sicherheit die am weitesten verbreitete Logikfamilie, insbesondere im unteren nm-Bereich (22 nm, 14 nm, 10 nm). Es gibt viele Gründe, die dafür sprechen, dass dies wahr ist:

  • Rail-to-Rail-Logikpegel (immer entweder ein Pfad zur Versorgung oder Masse)
  • Einfach zu verstehen und es gibt nur wenige Einschränkungen bei der Verwendung
  • Sehr vorhersehbar und nahezu narrensicher – CMOS ist nichts Gefährliches
  • Wenn nicht geschaltet wird, ist die einzige verbrauchte Energie Leckage
  • Eingänge sind nur eine kapazitive Last
  • Weniger Leistung als dynamische Logik
  • Leicht von Synthesewerkzeugen konsumierbar
  • Rationalisierte Logik. Das heißt, wenn die Spannung nach unten (oder nach oben) skaliert, skalieren alle Eigenschaften des Logikgatters proportional. Beispielsweise ist die Schaltspannung eines gleich übersetzten Wechselrichters die Hälfte der Versorgungsspannung.
  • Im Allgemeinen benötigen einzelne Tore keine Uhr (im Gegensatz zu Domino). Flip Flops tun es immer noch. Dies macht einen großen Unterschied, wenn Sie bedenken, dass Routing-Überlastung das größte Problem in neueren Prozessen ist. Die Drahtverzögerung steigt in Bezug auf die Gate-Verzögerung in jeder neuen Technologie und es gibt keinen Grund, warum sich dies in absehbarer Zeit ändern wird.
  • Ich kann den Vorteil nicht genug betonen, keine Uhr zu brauchen. Schauen Sie sich dieses Bild an, um den außergewöhnlichen Anstieg der Draht-gegen-Gate-Verzögerung zu sehen (dies ist nur bis 100 nm; wir sind heutzutage bei 7 nm). Ein ähnlicher Grund macht jede Art von Differentiallogik weniger attraktiv.

Gate- und Wire-Verzögerung vs. Prozess

Dynamische Logik (verschiedene Implementierungen) wird üblicherweise für Speicher/Caches verwendet.

Die schnellste hängt stark vom Design und dem Prozess ab. Ist es zum Beispiel eher Routing-begrenzt oder Gate-beschränkt? Wenn Sie damit durchkommen (mehr Tor begrenzt), wird die Dominologik höchstwahrscheinlich schneller sein. Wenn die Verkabelung begrenzt ist, erzwingen Sie die Konvertierung der Routing-Überlastung in Dominologik, da jedes Gate jetzt ein zusätzliches Taktsignal benötigt. In diesem Fall sollten Sie sich also für Mono-Static Skewed CMOS entscheiden. Dies ist wie CMOS, aber nur für eine einzelne Flanke verzerrt. Typischerweise wird die Logik für beide Polaritäten dupliziert und mit einem SR-Latch erfasst. Dies erhöht die Fläche und Leistung, kann aber eine bessere Geschwindigkeit bieten.

Außerdem ist die Transmission-Gate-Logik in vielen Fällen schneller, insbesondere für Multiplexer/Demultiplexer und das High-Z-Element in Flip-Flops. Dies ist technisch gesehen keine CMOS-Logik, ist aber zu diesem Zeitpunkt bei modernen CPUs, insbesondere Datenpfaden, ziemlich allgegenwärtig. Je nachdem, wen Sie fragen, können einige diese CMOS-Logik in Betracht ziehen.

Für weniger Stromverbrauch denke ich immer noch, dass CMOS wahrscheinlich verwendet werden würde. Wenn die Verzögerung kein Problem darstellt, können Sie schwächere Gates verwenden, um den Leckstrom zu reduzieren, oder die FETs stapeln. Oder verwenden Sie Clock / Power Gating, aber dies ist eher eine Technik und weniger eine Logikfamilie.

" CMOS ist am gebräuchlichsten. " Haben Sie eine Quelle dafür? Es mag sehr gut richtig sein, aber ich habe kein Diagramm mit relativen Popularitäten von CMOS, BiCMOS, ECL, TTL usw. gesehen, und es würde mich interessieren, ob eines existiert. Außerdem umfasst CMOS typischerweise eine Gruppe von Logikfamilien (abhängig davon, wie Sie eine Familie definieren; OP könnte sich auf monolithische Logikfamilien oder Halbleiterfamilien beziehen): AC, HC, 4000B sind alle monolithische CMOS-Logikfamilien.
Eigentlich denke ich, dass die Frage durch das "in modernen CPUs" noch verworrener wird. Eine moderne CPU hat meiner Meinung nach nicht wirklich eine "Logikfamilie". Aber ja, ich nehme an, dass die meisten modernen CPUs (die typischerweise kleine FinFET-Technologien sind) unter dem CMOS-Schirm platziert werden könnten.
@ uint128_t Niemand baut moderne CPUs mit monolithischen Komponenten ... Und nein, ich habe kein Diagramm. Aber ich kann Ihnen fast garantieren, dass jede von Intel, AMD, Qualcomm, IBM, ARM usw. produzierte CPU hauptsächlich CMOS ist
Ja, ich denke, Sie haben die Frage so gut wie möglich beantwortet. +1
Ja, ich habe gefragt, ob es sich um AC, HC oder HCT usw. handelt. Aber danke für diese Antwort, die doch sehr vollständig ist! (Was ist eine monolithische Komponente? Ich konnte das nicht finden)
Ich konnte einfach nicht verstehen, warum die Verbindungsverzögerung zunimmt.
Die Verbindungsverzögerung nimmt mit neueren Technologien nicht zu. Tatsächlich verringert es sich mit jeder Technologie. Aber relativ zur Gate-Verzögerung nimmt sie zu. Warum? Weil Logikgatter schneller schneller werden als die Drahtverzögerung. Außerdem werden die Designs immer komplexer, was zu mehr Verkabelung führt.
Und der Draht-/Durchgangswiderstand wird hauptsächlich durch die Querschnittsfläche bestimmt: Länge/(Breite*Dicke). Wenn also Drähte geschrumpft werden, ist die Widerstandserhöhung ~ im Quadrat. Bei hohem f macht der Skin-Effekt die Querschnittsfläche weniger wichtig und der Draht nutzt mehr Skin, der durch die Oberfläche des Querschnitts definiert ist.
Monolithisch bedeutet ein einzelner Chip. Wie die Logik-Serie, die Sie bei digikey kaufen können. Und moderne CPUs verwenden keine monolithischen Chips. HC, AC, HCT sind alle CMOS, die nur unterschiedliche Technologien verwenden. Bit keiner davon wird direkt in CPUs verwendet.
Welche Technologie sieht also am ehesten in einer CPU wie meinem Intel i3 der 4. Generation aus?
Ich meine, es ist alles aus CMOS aufgebaut, und CMOS wäre die dominierende Logikfamilie. Dies wird mit dynamischer Logik in den Caches, Pass-Gate-Logik in benutzerdefinierteren Bereichen oder Flip-Flops gemischt. Möglicherweise sind sogar exotischere Logikfamilien enthalten, von denen ich nichts weiß. Intel baut die CPU nicht aus monolithischen Teilen, sondern stellt sie mit seiner eigenen Technologie auf einem einzigen Die her. Die monolithischen Chipserien HC, HCT, AC ändern nur die Technologie im Inneren und vielleicht auch, wie die Ein- und Ausgänge interagieren. Zum Beispiel Spannungsskalen, dies ist aufgrund kleinerer FETs möglich. Intel verwendet auf den meisten Chips 14 nm oder weniger
Schauen Sie sich die On-Chip-Designstile auf Wikipedia an. en.wikipedia.org/wiki/Logic_family#On-chip_design_styles
Ich glaube, PECL mit einer "gemeinsamen" Rückleitung von 1,35 Volt ist typisch für Teile, die mit 600 MHz bis 4 GHz arbeiten, normalerweise im Differenzmodus, kapazitive Kopplung von 1 nF mit einer 22-Ohm-Last bis 1,35 Volt. Gilt auch für PCI-Express, aber Intel schreibt die Bücher mit dichteren Chips und höheren Geschwindigkeiten immer wieder neu. Der Flaschenhals ist das Mobo selbst.
Das könnte die I/O-Schnittstelle sein. Aber das ist nicht die CPU-Spannung. Im Moment sind CPUs @ ~3GHz. Und Gates haben normalerweise eine Eingangsobergrenze von 5-25 fF. Wie das mit der Außenwelt kommuniziert, ist eine andere Sache.
Was ist die häufigste Logikfamilie in modernen CPUs? [geschlossen]
AntwortenHierDatenschutz-Bestimmungen1y, 0v