Was macht diese einfachen Schaltpläne anders?

Ich bin etwas verwirrt über die Verhaltensänderungen dieser 3 Unterschiede eines Flip-Flops.

Ich habe ein Bild gemacht, um leicht zu zeigen, wonach ich frage. Ich habe die Unterschiede rot eingekreist. Hier ist das Bild:

was ist der Unterschied?

Für 3.) Ich glaube, dass es nur den Wert invertiert?

Ich bin mir allerdings nicht sicher, was die Unterschiede bei den ersten beiden angeht.

Danke

Antworten (2)

Die ersten beiden sind gleich und bezeichnen ein Flip-Flop, das den Zustand an der steigenden Flanke des Takts ändert. Der dritte bezeichnet ein FF, das sich an der fallenden Flanke des Takts ändert.

Ok, also bedeuten "clk" und ">" dasselbe?
@DaveTweed, bist du dir absolut sicher, dass das 2. nicht das Symbol eines Professors für einen D-Riegel ist? Ich habe dieses Symbol noch nie zuvor gesehen, also könnte es AFAIK für so ziemlich alles stehen, je nachdem, in welchem ​​Kontext es verwendet wird.
@ThePhoton: Ich habe keinen Kontext, also gebe ich nur die offensichtlichste Interpretation des Symbols, basierend auf meiner Erfahrung. Natürlich ist alles möglich. Normalerweise würde der Steuereingang eines D-Latch "enable" genannt werden, nicht "clock".
@ThePhoton Ich habe eine andere Frage gestellt, die spezifischer ist. Und das wurde gegeben: electronic.stackexchange.com/questions/65093/…
@DaveTweed ja, wir verwenden beides. Aber ich kann mich nicht an das 1. und 2. Beispiel in diesem Bild erinnern
@DaveTweed, ich denke, "Enable" ist auch ein besserer Name, aber ich habe gerade eine Google-Bildsuche nach "D-Latch" durchgeführt, und die meisten Ergebnisse scheinen Cor CLKfür diesen Pin zu verwenden und nur wenige verwenden Eor ENoder Enable.
@Ted, Sie müssen Ihr Lehrbuch oder Ihre Vorlesungsnotizen überprüfen und sehen, welche Konventionen sie für verschiedene Geräte verwenden.
Angesichts des Kontexts von @Teds anderer Frage scheint es wahrscheinlich, dass der Professor beabsichtigte, dass die beiden Geräte in der Mitte eher ein unterschiedliches als ein identisches Verhalten haben würden ... also könnten Sie in diesem Fall Recht haben. Aber es ist ziemlich zweideutig und hätte als Teil der Frage klar angegeben werden sollen.
@DaveTweed, also sind sie im Wesentlichen gleich - im Fall meiner anderen Frage?

Die Konvention ist, dass > flankengetriggert ist und clk selbst pegelgetriggert ist.

Bubble > wird durch eine negative Flanke ausgelöst, Bubble selbst wird durch einen negativen Pegel ausgelöst.

Ein Beispiel für ein pegelgetriggertes FF ist ein SR-Latch, dem S und R vorangehen, die mit dem Taktsignal mit UND-Gattern verknüpft werden.

Was macht diese einfachen Schaltpläne anders?
AntwortenHierDatenschutz-Bestimmungen1y, 0v