Ich versuche, eine Laserdioden-Treiberschaltung mit einem Teil von Analog Devices zu bauen. (Das Datenblatt ist hier als Referenz: http://www.autex.spb.su/ad/ADN2848.pdf )
Es scheint, dass es 4 Dateneingänge gibt: DATAP, DATAN, CLKP und CLKN. Es scheint auch einen Clock-Select-Pin (CLKSEL) zu geben. Ich bin relativ neu in dieser Sache, daher bin ich mir nicht ganz sicher, wie ich das Datenblatt interpretieren soll, um herauszufinden, welches Kommunikationsprotokoll bei der Eingabe von Daten verwendet werden soll. Weiß jemand, was das Protokoll ist, oder hat jemand Gedanken / Ratschläge, wenn nicht?
Ich stelle auch fest, dass das Datenblatt zwei Werte angibt, die für die Dateneingaben relevant sind: t setup und t hold. Sind diese für das zu verwendende Kommunikationsprotokoll relevant?
Danke schön!
Es gibt differentielle Eingänge (CLKP ist die positive Phase, CLKN ist die negative Phase). Differenzsignale werden häufig in Hochgeschwindigkeitsschaltungen verwendet, um die Störfestigkeit zu verbessern und den Signalhub zu reduzieren.
Die Setup- und Hold-Werte sind die Timing-Anforderungen zwischen Takt und Daten. Dies hat nichts mit dem Protokoll zu tun, nur wenn die Daten um die aktive Taktflanke herum stabil sein müssen.
Dieser Treiber ist völlig protokollunabhängig. Es wandelt lediglich einen seriellen Bitstrom in Treiberpegel für den Laser um. Das Protokoll findet weit stromaufwärts statt.
Ich vermute, Sie haben noch einige ernsthafte Studien vor sich, bevor Sie das zum Laufen bringen können ...
Es sieht so aus, als wäre es nur ein Flip-Flop mit Differenzeingängen.
Jedes Signal wird als hoch angesehen, wenn 'P' > 'N' und andernfalls als niedrig. Das Gerät aktualisiert „Daten“ an der steigenden Flanke der Uhr. Die Setup-Zeit ist die Mindestzeit, die Daten vor dieser ansteigenden Flanke stabil sein müssen, und die Haltezeit ist die Mindestzeit, die sie nach der Flanke stabil gehalten werden müssen.
Mit CLKSEL können Sie dies umgehen. Wenn CLKSEL hoch ist, wird Taktung verwendet. Wenn es niedrig ist, sieht es so aus, als würden Daten direkt zur Diode gehen.
Nun, das Teil ist eindeutig für AC-gekoppeltes LVDS oder vielleicht PECL-Logik eingerichtet, und offensichtlich muss die Leitungsrate die Setup- und Haltezeiten relativ zur Taktflanke erfüllen, wenn der getaktete Modus verwendet wird.
Die Tatsache, dass die AC-Kopplung erforderlich ist, bedeutet, dass Sie aller Wahrscheinlichkeit nach eine Leitungscodierung verwenden müssen, 8b10 oder so, um große DC-Verschiebungen zu vermeiden, nicht das zu tun, was SDI zum Beispiel tut, und am Ende mit Pathologien mit langen Sequenzen von 1 oder enden 0, verursacht es DC-Verschiebungen sowohl in der RX-Leitung als auch in der ALC-Schleife und macht die Taktwiederherstellung mühsam.
Abgesehen davon ist das Ding völlig protokollunabhängig, es ist dir überlassen, welche Bitmuster du ihm schickst.
Normalerweise würde ich erwarten, diese Art von Gerät über einen LVDS-Ausgang (Low Voltage Differential Signaling) von einem Gerät wie einem FPGA oder ASIC für SONET usw. anzusteuern. Überblick über LVDS .
Ale..chenski