Wie entschlüsselt man ARMv7-Anweisungen?

Das ARMv7-M-Referenzhandbuch enthält keine Dekodierungs - Nachschlagetabelle, aber die Kodierung für jede Anweisung ist aufgelistet.

In dem von Ihnen verlinkten spezifischen Handbuch finden Sie dies im Abschnitt A6.7 - Alphabetical list of ARMv7-M Thumb instruction.

Diese enthält – wie gesagt – eine Liste aller Befehle und ihrer entsprechenden binären Kodierung. Zum Beispiel hat Seite A6-16 die binäre Codierung für die ADC (immediate)Anweisung. 11110...Wir können sehen, dass es mit zwei Wörtern beginnt und diese umfasst.

Das Problem geht "rückwärts". Das Handbuch enthält zwar alle notwendigen Informationen, ist aber schwer zu durchsuchen. Der Disassembler hat die Datenstrukturen, um das für Sie zu tun, und wenn Sie eine Tabelle wollen und es manuell tun, schlage ich vor, sich die Quellcodedateien für einen ARM-Disassembler anzusehen, zum Beispiel GNU binutils.

In ARMv7-m ARM, das ich mit der Codierung von T3 für Subtract Instant betrachte, das von der ARMv7-M-Architektur unterstützt wird, ist in der Form

SUB{S}<c>.W <Rd>,<Rn>,#<const>

das Bitmuster 11110i01101S.... das mit dem 0xF1A der Anweisung übereinstimmt, sp ist 13 und die beiden Instanzen von 0XD in der Codierung stimmen damit zusammen mit der unmittelbaren #8 überein.

Wenn Sie sich LDR (literal) ansehen, ist die Codierung 0x4800 mit einem Register und sofort. Diese Anweisung, wie sie dokumentiert ist, belastet den PC relativ, also ist der PC impliziert. Ebenso ist dies eine 32-Bit-Last. Wenn wir also von einer 32-Bit-Ausrichtung ausgehen, ist der Offset 0x34 sinnvoll 110100, da wir 32-Bit-Ausrichtung haben, brauchen wir die unteren beiden Bits nicht, die sie Anweisungsraum verbrennen, also 1101, was ein 0x0D ist, das 0x490D als Codierung ergibt.

Es steht in dem Dokument, das Sie sich ansehen, in Ordnung.

http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0210c/CACCCHGF.html

490D: die '4' = 0100 und '9' = 1001, also sind die obersten fünf Bits 01001. Ein Blick in die Tabelle zeigt dies als "relative PC-Last". Die nächsten drei Bits sind 001 für 'Rd', das Zielregister. Der Operand ist 'D', was multipliziert mit 4 zum Zählen von Wörtern 0x34 ist.

F1AD0D08 ist ein bisschen seltsam. Jemand anderes kann das versuchen.

Ich dachte, ich erwähne zu diesem späten Zeitpunkt, dass die aktuelle Version des ARMv7m-Architektur-Referenzhandbuchs Kapitel 5 „The Thumb Instruction Set Encoding“ enthält, das zum Decodieren von CM4-Anweisungen hilfreich ist. Es ist immer noch ziemlich schwierig, weil der Befehlssatz im Wesentlichen wirklich hässlich und überhaupt nicht regelmäßig ist :-(

Aber für Ihren F1AD0D08 (1111 0001 1010 1101 0D 08):

Wenn die Bits [15:11] des zu decodierenden Halbworts einen der folgenden Werte annehmen, ist das Halbwort das erste Halbwort eines 32-Bit-Befehls: [gehe zu „32-Bit-Thumb-Befehlscodierung“ auf Seite n]

111 10 x1xxxxx -> Datenverarbeitung (Plain Binary Immediate) [Seite a5-141]

111 10 x1 01010 -> SUB (sofort) [Seite a7-402]

(das ist die Beschreibung der einzelnen Subtraktionsbefehle. Wir sehen, dass wir mit der Kodierung T4 übereinstimmen) 11110 i1 01010 1101 ... -> oops. "wenn Rn = 1101, siehe SUB (SP minus unmittelbar) [a7-406]

Jetzt sind wir also bei der Codierung von T3 von SUB (SP minus unmittelbar) 11110 i1 01010 1101 0 imm3 rd imm8

Wo wir einen 12-Bit-Sofortwert i:imm3:imm8 zusammenstellen, der in Ihrem Fall 8 ist, und Rd ist 0d (r13 oder SP.)

Ta Da!