Wie ist die Beziehung zwischen Rauschabstand und Impedanz in einer CMOS-Schaltung?

Ein gut konzipierter CMOS-Inverter hat daher eine niedrige Ausgangsimpedanz, was ihn weniger empfindlich gegenüber Rauschen und Störungen macht.

Wie können wir sagen, dass ein gut konstruierter Wechselrichter, dh mit einem angemessenen Rauschabstand, eine niedrige Ausgangsimpedanz hat oder umgekehrt?

was denken Sie? hast du schon mal was von shoot-thru gehört? und wie sie es vermeiden
Der cmos-Inverter vermeidet also das gleichzeitige Einschalten beider Transistoren, dh wenn nmos EIN ist, wäre pmos AUS und umgekehrt, wodurch eine Verbindung zwischen VDD und Masse vermieden würde. Ist es das, was Sie mit Durchschuss vermeiden meinen?
Was ist die Signalgröße und Impedanz potenzieller Rauschquellen relativ zum betreffenden Knoten?
NEIN, tatsächlich befinden sich beide FETS im Sättigungsmodus bei Vout = Vcc/2, aber die Vgs RdsOn-Charakteristik ergibt eine ziemlich flache Charakteristik. Dies variiert mit Vcc, T und Logikfamilie. In der Vergangenheit hat sich dieses Standarddesign von 300 bis 1 k für die CD4xxx-Serie auf 22 bis 33 Ohm für 3-V-Logik 74ALCxx migriert. Dies kann durch Vol/Iol oder (Vcc-Voh)/Ioh bei verschiedenen Vcc-Werten untersucht werden
Sie sehen also, dass der Pd in ​​der Ausgangsstufe das Design jedes P/Nch-Treibers RdsOn vs. Vcc max für jede Familie definiert. Eine niedrigere Vcc max impliziert, dass das IC-Design einen niedrigeren RdsOn haben kann. Aber während die Impedanz sinkt, sinkt auch die Spannungsmarge von Vth_in und jeder Schiene. Daher MUSS die Änderung der Impedanz des Treibers, wenn Logikfamilien in Richtung niedrigerer Vcc (min:max) gehen, niedriger werden, um die gleiche Immunität gegen Streu-Reaktanz mit großen Schwankungen aufrechtzuerhalten, z 10-A-Schritt von xx nH Streu Lat V = LdI / dt für Rauschen und Z-Verhältnis = Dämpfung. von Glitch - Vcc/2=Marge

Antworten (1)

Geben Sie hier die Bildbeschreibung ein

Dieser typische MOSFET soll ähnliche Eigenschaften wie die Logik der 74HCxx-Familie demonstrieren, wobei ein komplementärer Pch das Inverse ist, sodass die Admittanzen addiert und dann invertiert werden, um Zout zu definieren, wobei der Nennwert bei 4,5 V nahe 50 Ohm liegt. und bei Vcc/2 etwas höher.

  • Somit gibt es einen breiten Spielraum, der jedoch gut kontrolliert wird, um ein Durchschießen zu verhindern.

  • Auch wenn selbstvorgespannt, wenn Vout = Vcc/2 ohne Eingang als wechselstromgekoppelter linearer Verstärker, ist die Leistungsentnahme nicht übermäßig.

  • Dies ignoriert die PNPN-Substratstruktur, die ein Latchup verursacht, wenn Vin die Versorgungsschiene um 0,6 V verlässt, aber intern durch zweistufige ESD-Dioden mit 10 k in Reihe geklemmt wird, die durch die Diode ESR auf 5 mA begrenzt sind, was ich auf dieser Website dokumentiert habe.

  • In der Vergangenheit wurde dieses Standarddesign von 300 bis 1 kOhm für die CD4xxx-Serie migriert, die von 15 V bis 3 V und dann für 3 V-Logik 74ALCxx verwendet wurde, Zout beträgt 22 bis 33 Ohm bei 25 ° C.
    • Dies kann durch Vol/Iol oder (Vcc-Voh)/Ioh bei verschiedenen Vcc-Werten untersucht werden, um über die meisten Logikvorrichtungen in derselben Familie und alle Lieferanten konsistent zu sein
    • zB 74S, 74HC, 74AL usw. und 50 weitere verschiedene CMOS-Familien haben alle ähnliche Zouts, die von der maximalen Vcc-Spezifikation abhängen, aber mit kleinerer Lithographie und niedrigeren Anstiegszeiten, die mit niedrigerer Eingangskapazität möglich sind, ergibt sich eine verbesserte Übergangsgeschwindigkeit sowie ein ähnlicher Rauschabstand .
    • wenn der Rauschabstand unzureichend ist, werden Schmitt-Eingangs-NAND-Gatter oder -Inverter gewählt, die ~ 50 % Eingangshysterese haben
Wie ist die Beziehung zwischen Rauschabstand und Impedanz in einer CMOS-Schaltung?
AntwortenHierDatenschutz-Bestimmungen1y, 0v