Wie kann man mit digitalen Eingängen keine Energie verschwenden?

Ich versuche, einfache Gates mit n-MOSFETS herzustellen, bin mir jedoch nicht sicher, wie ich physikalische Gate-Eingänge tatsächlich korrekt ausführen soll.

Zuerst habe ich dies versucht (ein einpoliger Einwegschalter von +5 V zum Gate). Wie ich jedoch kürzlich gelernt habe , ist dies schlecht, da das Gate bei geöffnetem Schalter eine schwebende Spannung hat.

Also dachte ich, ich sollte einen Pulldown-Widerstand von Gate nach Masse verwenden und dann einen Schalter von + 5 V nach Gate haben, wie hier . Dies ist jedoch unerwünscht, da der Pulldown-Widerstand immer 25 mW zieht und einen konstanten Strom von 5 mA hat, was mir wie eine enorme Energie- und Stromverschwendung erscheint (insbesondere, da ich USB-Strom verwende und daher einen maximalen Strom von habe 500 mA für die gesamte Schaltung , die aus viel mehr Transistoren und Eingängen bestehen wird). Beachten Sie, dass ich keinen sehr großen Pulldown-Widerstand haben kann oder der Transistor nicht mehr richtig funktioniert, was bedeutet, dass ich einen kleinen Widerstand und damit eine große Strom- und Leistungsaufnahme haben muss.

Mein nächster Gedanke war, keinen Pulldown-Widerstand zu verwenden und stattdessen einen einpoligen Umschalter zwischen Strom, Masse und Gate zu verwenden, wie diesen . Dies scheint mir der beste Weg, um digitale Eingänge zu haben, da es keinen konstanten Stromverbrauch gibt. Allerdings müsste ich einige dieser Schalter kaufen, da ich gerade keine habe.

Meine Frage lautet wie folgt: Wie führen vorhandene Schaltkreise (wie die in meinem Computer gefundenen) physikalische digitale Eingänge aus? Haben sie Pulldown- oder Pullup-Widerstände und verschwenden Strom und Strom, oder folgen sie sogar einer der Methoden, an die ich gedacht habe? Gibt es einen besseren Weg, dies zu tun, an den ich nicht gedacht habe?

Sie müssen keinen so niedrigen Pulldown verwenden, solange er die Ladung des angeschlossenen Eingangsgates ableiten kann. Bei physischen Eingängen machen Sie sich im Allgemeinen auch keine Sorgen über ultrahohe Schaltgeschwindigkeiten. Sehen Sie sich also an, was bei einem Pulldown von 100k oder mehr passiert.
RE: "Beachten Sie, dass ich keinen sehr großen Pulldown-Widerstand haben kann oder der Transistor nicht mehr richtig funktioniert." Die Lösung dafür ist, einen anderen Transistor zu wählen. Welchen Transistor verwendest du jetzt?
@RDrast Ich habe zuvor höhere Widerstände ausprobiert (100k, 470k, 1M), aber alle führen dazu, dass der Transistor nicht richtig funktioniert (dh anstatt dass die LED zwischen Ein und Aus wechselt, wechselt sie zwischen Mittel und Ein oder zwischen Mittel und Aus). Mir wurde in der verknüpften Frage ( ) gesagt Simple transistor circuit with unconnected gate pin acts strangely, dass dies daran liegt, dass ein großer Pulldown-Widerstand den gesamten Schalterdraht zu einem Widerstandsteiler macht (mit dem Drain-Gate-Widerstand als oberen Widerstand), wodurch das Gate immer nur vorhanden ist bei 0 oder ~2V.
@ ThePhoton 2N7000 .
Für zukünftige Leser, sehr ähnliche Frage hier

Antworten (1)

Fürs Protokoll, hier ist eine der Schaltungen, die Sie ausprobiert haben:

Geben Sie hier die Bildbeschreibung ein

Ihr Problem besteht darin, die Last eher mit der Source des FET als mit dem Drain zu verbinden. Verbinden Sie die Source direkt mit Masse und verbinden Sie die Last zwischen 5 V und dem Drain:

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Jetzt kann nahezu die gesamte Versorgungsspannung an die Last angelegt werden. In Ihrem Vorschlag arbeitet der FET als Source-Folger, bei dem der FET im Sättigungsmodus und nicht vollständig geschaltet arbeitet und die Spannung an der Last wahrscheinlich 2 oder 3 V unter der Versorgungsspannung liegt.

Wenn Sie einen High-Side-Schalter anstelle eines Low-Side-Schalters haben möchten, verwenden Sie einen PFET anstelle eines NFET.

Vielen Dank für die Antwort, aber meine Frage bezog sich speziell auf den Pulldown-Widerstand, der zu viel Strom und Leistung verbraucht. Entschuldigung, wenn ich das nicht verstehe, aber in Ihrer Schaltung scheinen Sie das gleiche Problem zu haben. Wollen Sie damit sagen, dass ich einen viel größeren Pulldown-Widerstand und damit weniger Stromverschwendung haben kann, wenn ich die Last eher zum Drain als zur Source verschiebe?
Können Sie auch Ihren vorletzten Absatz erklären? Was ist ein Source Follower und was sind lineare und gesättigte Modi? Es tut mir leid, wenn das wie einfache Fragen erscheint.
Der Source-Folger ist das MOSFET-Äquivalent der BJT- Emitter-Folger- Schaltung. Cut-Off, Linear und Sättigung sind die drei Hauptbetriebsmodi eines MOSFET.
Entschuldigung, wenn ich mich nur missverstehe, aber es scheint , dass wenn sich die Ladung über dem Abfluss befindet, sie linear ist,
Wenn die Last jedoch vollständig unter der Quelle liegt , ist sie tatsächlich gesättigt (was ich will, richtig?).
Das sollte nicht gut gesättigt sein. Messen Sie Vds in dieser Simulation. Für mich sieht es so aus, als wären es 2,86 V. Das bedeutet, dass der FET nicht gesättigt ist und Ihre Last (Diode plus Strombegrenzungswiderstand) nur 1,2 V erhält.
In Ordnung, danke für die Hilfe! Wenn ich heute nach Hause komme, werde ich Ihre Lösung testen. Wenn es funktioniert, werde ich dies als Antwort markieren.
Liegt Falstad aufgrund Ihres letzten Kommentars in Bezug auf den Modus des Transistors falsch? Warum heißt es, dass der FET gesättigt ist, wenn dies eigentlich nicht der Fall ist?
Entschuldigung, ich habe einen falschen Begriff verwendet. Sie möchten, dass der FET vollständig eingeschaltet ist, was ihn tatsächlich in einen linearen Betrieb versetzen würde. Verwirrenderweise wird der ähnliche Betriebsmodus in BJTs als "Sättigung" bezeichnet, und ich habe schlampig die BJT-Terminologie anstelle der MOSFET-Terminologie verwendet.
Wie kann man mit digitalen Eingängen keine Energie verschwenden?
AntwortenHierDatenschutz-Bestimmungen1y, 0v