Wie man Gate-Verzögerungen in normalen Addierern und Carry-Look-Ahead-Addierern berechnet

Um dies zu verstehen, müssen Sie wissen, wie die Logik in jedem der Blöcke aussieht.

Ein Volladdierer mit P- und G-Ausgängen hat nur eine Gate-Verzögerung von A und B zu diesen Ausgängen, zwei Gate-Verzögerungen von A und B nach S und eine Gate-Verzögerung von C nach S.

Die Carry-Lookahead-Logik hat nur zwei Gate-Verzögerungsstufen von jedem Eingang zu jedem Ausgang.

Wie Sie im folgenden Diagramm sehen können, besteht der vollständige Pfad von jedem Eingang zu einem der Übertragsausgänge daher nur aus drei Gattern, und jeder Addierer fügt eine weitere Gatterverzögerung hinzu, um seine endgültige Summe zu bilden, also insgesamt vier.

^{Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan}

Leider hat CircuitLab keine Gates mit mehreren Eingängen, daher habe ich Gates mit 3, 4 und 5 Eingängen als Gates dargestellt, deren Eingänge kurzgeschlossen sind, um den Punkt über Gate-Verzögerungen zu veranschaulichen. Wenn Sie diese Schaltung tatsächlich simulieren möchten, müssen Sie diese Gatter durch geeignete Netzwerke von Gattern mit 2 Eingängen ersetzen.