Wie reduziert man eine ALU mit 8 Ausgängen auf eine ALU mit 4 oder 3 Ausgängen?

Ich kann die Funktionen im Bild unten implementieren, aber wenn ich sie unabhängig implementiere, hätte ich 8 Ausgänge zum Mux. Unsere Professoren wollen, dass wir die ALU auf nur 3 oder 4 Ausgänge reduzieren, ich habe es versucht, aber komme nicht weiter?

Geben Sie hier die Bildbeschreibung ein

Bitte erläutern Sie, was Sie versucht haben.
Hinweis: Was ist der Unterschied zwischen 6 und 7? Zwischen 3 und 5? Zwischen 4 und 5?
Der Unterschied zwischen 5 und 7 besteht darin, dass sie Gegensätze sind, der Unterschied zwischen 3 und 5 besteht darin, dass einer Subtraktion und der andere Anding ist. 4 und 5 sind oring und anding, aber ich sehe nicht, wie ich diese Unterschiede nutzen soll. Ich kann nur xnor und xor verwenden, weil sie Gegensätze sind, aber den Rest kann ich nicht sehen
Haben Sie schon von De Morgan erfahren?
Ich habe ungefähr demorgan und kann oder aber umgedreht werden. Ich kann nicht sehen, wie man es hier verwendet
4 & 5 sind ziemlich gleich, außer dass man invertiert ist. 3 und 5 in demorgan in Beziehung zu setzen, ist ziemlich verwirrend

Antworten (1)

Addition und Subtraktion haben invertierte Konstanten C ich N , mit dem wir verbunden sein können ( ICH 3 ICH 4 ) . Invertieren Sie dann den Subtraktionswert, bevor Sie ihn an einen Volladdierer weitergeben. ADD/SUBR/SUBS kann ausgedrückt werden als:

( R ICH 3 ) + ( S ICH 4 ) + ( ICH 3 ICH 4 )

Mit der gleichen xor-Inversionsmethode können Sie Folgendes vergleichen:
AND/NOTRS : ( R ICH 3 ) S
EXOR/EXNOR: R S ICH 3

Dies ergibt 4 Möglichkeiten, die unter Verwendung von drei 2-zu-1-Muxen decodiert werden können.

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Hinweis: Die Anzahl der Gates kann weiter reduziert werden, indem Logik mit den Gates innerhalb des Fulladders geteilt wird.

Vielen Dank, das ist sehr, sehr hilfreich