Sie sollten die entsprechende Xilinx-Dokumentation durchlesen; für Spartan-6 wäre das UG393 (Spartan-6 FPGA PCB Design & Pin Planning Guide), UG380 (Spartan-6 Configuration) und möglicherweise andere. Zweifellos verfügt Xilinx über ähnliche Dokumentationen für seine anderen Produktlinien.

In Bezug auf Ihr spezielles Problem gibt es in diesen Dokumenten einige ziemlich spezifische Ratschläge zum Layout der JTAG-Uhr. Ich empfehle auch dringend, dass Sie einen Reihenabschlusswiderstand (22-100 Ohm) an jeder TDO->TDI-Verbindung so nah wie möglich am TDI-Pin verwenden.

Ich denke, es ist keine gute Lösung, eine Kette von 32 FPGAs aufzubauen. Berücksichtigen Sie auch die Zeit zum Programmieren/Umprogrammieren von 32 FPGAs. Ich kenne die Küste nicht, aber vielleicht können Sie Ihrem Board mehrere USB-zu-JTAG-Konverter und einen USB-Hub hinzufügen. Andere Anbieter setzen für diese Aufgabe ein komplettes Hilfs-FPGA ein.

Bearbeiten 1

Xilinx-Entwicklungsplatinen sind mit FTDI-USB-GPIO-Chips ausgestattet, die gpio, rs232 und lpt sprechen können. Diese Chips werden zum Zeitpunkt der USB-Hot-Plug-Erkennung mit einer alternativen Firmware neu konfiguriert, um JTAG zu sprechen.

Alternativ können Sie ein JTAG-Programmer-PCB von Digilent (JTAG-SMT1) verwenden. Diese oberflächenmontierte Leiterplatte wird mit Treibern und Werkzeugen für Digilent Adept- und Xilinx-Werkzeuge wie Impact oder Chipscope geliefert.