Wie werden Logikgatter elektronisch erstellt?

Ich habe daraus ein Community-Wiki gemacht, damit wir coole Logikgatter-Implementierungen sammeln können, auf die wir uns in Zukunft beziehen können.

Zunächst müssen Sie Transistoren auf einfache Weise verstehen. Ich werde mich mit CMOS befassen, da 99% aller Logik, die jemals existiert hat (in der Anzahl), als CMOS existiert.

Es werden zwei Arten von Transistoren verwendet, PMOS und NMOS, hier sind ihre Symbole:

Die Transistoren sind elektrisch gesteuerte Stromquellen/Senken. Der PMOS wird Strom (die gepunktete Linie im Diagramm zeigt den Stromfluss im eingeschalteten Zustand) von einer Stromversorgung (an Source angeschlossen) durch den Drain und in andere Schaltkreise liefern, wenn die Gate-Spannung NIEDRIGER als die Source ist. Der NMOS leitet Strom durch den Drain in die Source (die Sie sich in diesem Fall als Senke vorstellen sollten) in Masse.

Bitte beachten Sie, dass ich mir aus Gründen der Übersichtlichkeit einige Freiheiten bei der Benennung genommen habe.

PMOS ist normalerweise mit einer positiven Spannung verbunden und NMOS ist normalerweise mit negativen Spannungen verbunden, typischerweise Masse.

Interessanterweise können Sie die Geräte stapeln, um verschiedene Funktionen zu erfüllen. Das Stapeln von zwei PMOS ergibt eine Stromquelle, die von zwei Spannungen gesteuert wird, das Stapeln von zwei NMOS ergibt eine Stromsenke, die von zwei Spannungen gesteuert wird.

Beachten Sie, dass sowohl die Spannung an A (wir nennen es A) als auch B BEIDE unter +V liegen müssen, damit Strom fließt. Beachten Sie auch, dass sowohl C als auch D höher als der Boden sein müssen (das lustige schraffierte Dreieckssymbol), damit der Strom sinken kann (versenkt?). Sie könnten sagen "Sowohl A als auch B müssen zu niedrig sein, damit Strom fließt" und "Sowohl C als auch D müssen hoch sein, damit Strom fließt".

So wie Sie "stapeln" (eigentlich in Reihe schalten) können, können Sie Geräte parallel schalten.

Sie könnten sagen, dass "entweder A ODER B für den Stromfluss niedrig sein kann" für den PMOS und Sie könnten sagen, dass "entweder C ODER D für den Stromfluss hoch sein kann" für die NMOS-Schaltung.

Sie werden feststellen, dass wir bereits die logische Sprache verwenden, um Funktionen (UND, ODER) zu beschreiben, sodass wir jetzt damit beginnen können, Schaltungen zusammenzusetzen.

Zuerst der Wechselrichter:

Wenn Vin auf Masse liegt, ist der PMOS eingeschaltet und kann Strom liefern, aber der NMOS ist ausgeschaltet und kann keinen Strom aufnehmen. Infolgedessen versucht der Vout-Pin, Ladung auf jede verfügbare Kapazität zu legen, und lädt diese Kapazität auf, bis sie den V+-Pegel erreicht.

Ebenso ist, wenn Vin hoch ist, der NMOS eingeschaltet und kann Strom aufnehmen, aber der PMOS ist jetzt ausgeschaltet und kann keinen Strom liefern. Infolgedessen versucht der Vout-Pin, Ladung von jeder verfügbaren Kapazität abzuziehen und entlädt diese Kapazität, bis sie den Massepegel erreicht.

Ein „High“ am Eingang ergibt ein „Low“ am Ausgang, ein „Low“ am Eingang ergibt ein „High“ am Ausgang. Es invertiert!

Wenn Sie sich das Symbol für PMOS und NMOS ansehen, sehen Sie, dass das Gate auf dem Symbol wie ein Kondensator aussieht. Dies ist beabsichtigt, da ein MOS-Transistor ein Kondensator ist und hauptsächlich diese Kapazität im Betrieb geladen und entladen wird. Strom ist der Ladungsfluss pro Zeit und Kapazität ist die Ladungsspeicherung pro Spannung. Transistoren wandeln die Gate-Spannung in kontrollierte Ströme um, die dann Gate-Kapazitäten laden und entladen, wodurch diese Ladungsänderung wieder in eine Spannungsänderung umgewandelt wird.

Nun für das erste Gate mit zwei Eingängen das NAND-Gatter:

Der NMOS-"Stapel" wird immer nur unter einer Bedingung Strom aufnehmen, und das ist, wenn BEIDE A & B hoch sind. Beachten Sie, dass für diesen Zustand BEIDE PMOS ausgeschaltet sind (dh keinen Strom liefern). In diesem Zustand sinkt also Vout und Vout ist niedrig.

Unter allen anderen Bedingungen liefert mindestens einer der PMOS Strom und der NMOS-Stapel kann keinen Strom aufnehmen. Der Ausgang wird dann aufgeladen und Vout = hoch.

A B Out
0 0 1
0 1 1
1 0 1
1 1 0

Diese Wahrheitstabelle zeigt, dass if Not(A&B) AKA NAND. 0 = Erde, 1 = V+.

Um sich in ein UND-Gatter zu verwandeln, müssen Sie nur den Ausgang invertieren.

Und es ist Wahrheitstabelle:

A B Out
0 0 0
0 1 0
1 0 0
1 1 1

Und als nächstes das NOR-Gatter

Ich hoffe, Sie sollten inzwischen in der Lage sein, die Wahrheitstabelle selbst zu bekommen.

C D Out
0 0 1
0 1 0
1 0 0
1 1 0

Es gibt eine angenehme Symmetrie von NOR zu NAND. die Struktur ist eine einfache Umkehrung.

Jetzt das OR

und Wahrheitstafel

C D Out
0 0 0
0 1 1
1 0 1
1 1 1

Das Erweitern der Designs auf Eingänge höherer Ordnung ist einfach, wie ein NAND mit 3 Eingängen zeigt.

Indem Sie NMOS und PMOS in Reihen-/Parallelkombinationen platzieren, können Sie verschiedene Logikfunktionen auf Transistorebene implementieren. Dies geschieht häufig aus Gründen der Flächeneffizienz, Energieeffizienz oder sogar der Geschwindigkeit. Diese Funktionen müssen nicht strikt UND-, ODER- oder XOR-Funktionen sein. Folgendes wird als UND/ODER-Gatter bezeichnet:

und hat die folgende Wahrheitstabelle.

C A B Out
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Damit Sie nicht glauben, dass dies der einzige Weg ist, diese Funktionen zu implementieren, werde ich ein Gerät vorstellen, das als Transmission Gate bezeichnet wird.

Sowohl das NMOS- als auch das PMOS-Gatter müssen entgegengesetzt angesteuert werden, um richtig zu arbeiten.

Hier ist eine Beispielschaltung, was Sie mit einem zusätzlichen NMOS machen können.

Hier /A = Not(A) in digitaler Logik

A+B = A ODER B

A*B = A UND B

Sie können also sehen, dass Sie mit nur 3 Transistoren A ODER B implementieren können. Seien Sie jedoch gewarnt, dass diese Schaltung schwerwiegende Nebenwirkungen hat und im Allgemeinen nicht verwendet wird. Aber illustrativ ist es trotzdem.

Hier ist eine ganze Sammlung von TG-basierten Logikfunktionen:

Es gibt auch Pass-Transistor-Logic oder PTL. Ein Beispiel dafür:

Insbesondere das NICHT-Gatter in CMOS besteht aus komplementären PMOS- und NMOS-Bauelementen, die so konfiguriert sind, dass sie den Ausgang invertieren.

Der beste Rat, den ich Ihnen geben kann, ist, sich das Buch Digital Integrated Circuits anzusehen . Es enthält alles, was Sie über das Entwerfen von Logik auf Transistorebene wissen möchten.

Verwenden von RTL (Widerstands-Transistor-Logik).

Außerdem werden einige Tore durch Kombinieren von Toren hergestellt. Zum Beispiel ist ein XOR ein (ODER) UND (NICHT UND). Außerdem ist ein NAND nur ein umgekehrtes UND.

Ein Inverter und ein NOR: http://en.wikipedia.org/wiki/Resistor%E2%80%93transistor_logic
Ein OR ist ein invertiertes NOR.
Ein AND ist ein NOR mit invertierten Eingängen.
Ein NAND ist ein umgekehrtes UND.
Ein XOR ist ein ODER mit einem NAND UND.
Ein NXOR ist ein invertiertes XOR oder ein AND ORed mit einem NOR.

überprüfen Sie diesen Link

http://www.instructables.com/id/Digital-Logic-Gates-Just-Using-Transistors/

NICHT Tor

ODER-Gatter

UND-Gatter

Sie werden es wahrscheinlich besser verstehen, wenn Sie eine visuelle Darstellung dessen haben, was in Logikgattern passiert. Einer der besten Orte dafür ist dieser ausgezeichnete interaktive Simulator Falstad . Es ist Java-basiert und wird von Ihrem Browser ausgeführt.