Wir bereiten ein neues Design vor, würden uns über Feedback freuen

Wenn ich während meiner täglichen Arbeit Schaltpläne/PCB überprüfe, würde ich für ein solches Design etwa 8 bis 16 Stunden damit verbringen, es durchzugehen. Das kann ich hier natürlich nicht. Außerdem kann ich Ihnen nicht für jede Sache, die im Design falsch ist, eine Lektion in EE erteilen. Und um die Sache noch schlimmer zu machen, ist EE.SE nicht wirklich geeignet für einen Hin- und Her-Dialog, der normalerweise für eine Überprüfung wie diese erforderlich ist. Also hier ist, was wir tun werden. Ich werde das Design kurz überprüfen und die Probleme, die ich feststelle, in diese Antwort aufnehmen. Sie lesen das, lernen selbst, und wenn Sie immer noch nicht verstehen, müssen Sie eine neue Frage stellen (kein Kommentar zu dieser Antwort). Hier geht:

1. Sie benötigen eine EMI-Filterung an den +3,3 V zum Mittelabgriff der Ethernet-Transformatoren. Eine Art Ferritperle + Kappe(n).

2. Sie benötigen ESD-Schutzdioden an den Ethernet-Signalen an U4.

3. 10 pF Entkopplungskappe auf X2 ist erstaunlich klein. Verwenden Sie 0,1 uF.

4. Ethernet-Abschlusswiderstände, R42-45, müssen mindestens 0805 sein, um die erforderliche Wattleistung zu bewältigen. Ich kann nicht sagen, welche Größe du verwendest.

5. Etwas sieht mit dem Ethernet TX CLK-Signal nicht richtig aus. Ich denke nicht, dass Sie es mit drei Chips (Oszillator, Phy und MAC) verbinden sollten. Überprüfen Sie dies in den Phy/Mac-Referenzdesigns.

6. Setzen Sie eine 0,1 uF-Kappe auf die "Eingangsseite" Ihrer Ferritperlen.

7. Der Hinweis "Quarzoszillator muss 12 mm vom Phy entfernt sein" ist für mich eine RIESIGE rote Flagge. Es lässt mich denken, dass etwas nicht stimmt, aber ich weiß nicht was. Wenn dies eine normale Designbewertung wäre, würde ich Sie darüber ausfragen.

8. Sie sollten Reset-Signale filtern oder puffern, die über Anschlüsse gehen (wie SHIELD_RESET). Dies ist eine große Möglichkeit für ein ESD-Ereignis, sogar in mehr als 6 Fuß Entfernung, um die PCB zurückzusetzen.

9. Sie sollten an jedem Anschluss eine oder mehrere 0,1-uF-Entkopplungskappen haben, um den AC-Signalrückweg für Signale am Anschluss zu reduzieren.

10. Es sieht nicht so aus, als hätten Sie genügend Eingangskappen am Gleichstromeingang. Ich könnte mich jedoch irren, da ich Ihre Schaltpläne nicht so gut lesen kann (dumme Web-App).

11. Möglicherweise benötigen Sie mehr Kappen am Ausgang Ihrer Spannungsregler. Ich habe es aber nicht überprüft, weil ich keine Zeit habe, die Datenblätter zu lesen.

12. Es ist schwierig, das PCB-Layout wirklich zu beurteilen, ohne sich das Design in der CAD-Software (Altium) anzusehen. Aber ich sehe genug Probleme, dass das gesamte Design geprüft werden muss, bevor es verschickt wird.

13. Vias müssen auseinander gespreizt werden, damit sie keine Schlitze in den Power/Gnd-Ebenen verursachen.

14. Zusätzliche gnd-Ebenen auf der oberen und unteren Schicht tragen nicht viel zum Design bei. Es lohnt sich, diese einfach zu entfernen.

15. Haben Sie eine ordnungsgemäße Signalterminierung für die MII-Signale zwischen MAC und Phy?

16. Haben Sie überprüft, ob der PCB-Schichtaufbau für die gewünschte Leiterbahnimpedanz und den vorhandenen Signalabschluss geeignet ist>

17. Sie haben Signale, die Leerstellen in benachbarten Power/Gnd-Ebenen kreuzen. Dies ist ein RIESIGES No-No.

18. Ihre Signal-GND-Ebene und Ihre Chassis-GND-Ebenen überlappen sich. Mach das niemals, niemals. (Haftungsausschluss: Ich könnte die Plots falsch betrachten.)

Hier bitteschön. Viel Glück!

Ich habe Ihre Board-Datei geöffnet. Viele Probleme:

1. Sie haben überall Räume, und sie sind alle aktiviert, und Sie verwenden sie nicht. Dadurch wird alles als DRC-Fehler angezeigt. Wenn Sie sie nicht verwenden, schalten Sie sie aus .
2. Sobald Sie die Räume ausschalten, haben Sie immer noch VIELE DRC-Verletzungen. Sie müssen einen vernünftigen Satz von Designregeln erstellen. Im Allgemeinen schlagen Sie die Fähigkeiten für das Boardhouse Ihrer Wahl nach und erstellen eine Reihe von Regeln um diese herum. Gehen Sie wenn möglich auf die Seite der konservativen minimalen Leiterbahnbreite/-abstand. Nur weil $Expensive$ board house Aein Spurabstand von 5/5 möglich ist, ist dies eine gute Idee. 8/8 (mindestens 8 mil Leiterbahnbreite, 8 mil minimaler Leiterbahnabstand) ist ein guter Ausgangspunkt. Wenn Sie Teile mit sehr hoher Dichte haben, müssen Sie möglicherweise zu 6/6 gehen
3. Es sieht so aus, als hätten Sie einige Ihrer eigenen Komponenten-Footprints gezeichnet. Es ist gut, dass Sie lernen, aber Sie müssen sich wirklich mit dem Hinzufügen geeigneter 3D-Körper zu Ihren Teilen befassen . Im Moment haben Sie Komponenten-Komponenten-Kollisionen, da die RDC-Engine einfache Begrenzungsrechtecke für Komponenten-Schnittfehler verwendet.
4. Ihr Keep-Out-Fehler am USB-Anschluss schneidet sich mit den Pads am selben Anschluss und erzeugt Fehler.
5. Ich sehe keine Bypass-Kappen für das Mikro auf der Platine.

Mehr Sachen, wenn du willst, dass ich weiter suche

Notiz. Wenn Sie sich das Schaltplan-PDF ansehen, sieht es so aus, als ob sich die von Ihnen bereitgestellte Board-Datei dramatisch von den Schaltplan-/Board-Overlays im PDF unterscheidet?

Auf dem Schaltplan:

1. HÖREN SIE AUF, NET-LABELS ZU VERWENDEN:
   In der Regel erschweren Net-Labels das Lesen und Pflegen von Schaltplänen. Es gibt ein paar spezielle Situationen, in denen sie von Vorteil sind, und wenn Sie diese Situationen nicht kennen, haben Sie keine. Dies ist keiner von ihnen.
2. Zufällig ausgerichtete Stromanschlüsse und Erdungsetiketten:
   
   
   Erdungsanschlüsse sollten immer nach unten zeigen. Stromanschlüsse sollten immer den Text oben haben (außer negative Schienen, aber Sie haben hier keine).
   Es gibt seltene Fälle, in denen ein Verstoß gegen diese Regeln gerechtfertigt sein kann.
   Wenn die richtige Ausrichtung Ihrer Stromanschlüsse bedeutet, dass Sie Ihren Schaltplan überarbeiten müssen, tun Sie es . Es wird fast immer zu einem besseren, besser lesbaren Schaltplan führen.
3. Text über Drähte und Teile:
   Sollte ziemlich selbsterklärend sein. Tu es einfach nicht.

Mist, der mich nervt, weniger wichtig:
Du hast hier dein schematisches Raster ausgeschaltet. Sehen Sie sich die Verbindungen zu Pin 1 und 4 an.
Das Ausschalten des Gitters macht es sehr einfach, Schaltpläne zu erstellen, die korrekt aussehen , aber nicht wirklich verbunden sind. Es führt auch zu schlampigen, schwer lesbaren Zeichnungen. In der Regel sollte in Altium alles auf einem 10-Einheiten-Raster liegen. Wenn das bedeutet, dass Sie Ihre Schaltplanbibliotheken patchen müssen, tun Sie es . Du wirst später dankbar sein.

Außerdem haben Sie einen Stromanschluss, der nicht ganz am Ende eines Kabels liegt. Sehen Sie sich den Punkt auf dem Bodenanschluss an. Das ist keine große Sache, aber es ist die Art von Mist, die mich stören würde.

Dies ist das Datenblatt für dieses Teil.

0) Sind alle Ihre Netzteile und Entkopplungskappen korrekt?

1) ARM JTAG wird herkömmlicherweise mit einem 20-Pin-Anschluss ausgeführt: http://www.jtagtest.com/pinouts/arm20 ; Sie haben einen 10-poligen und ich denke, Sie könnten zwischen JTAG und SWD verwechselt werden.

2) Ich bin skeptisch gegenüber all diesen Pullups und Pulldowns und dass TRST nicht mit dem Programmierer verbunden ist. Es gibt auch einen mysteriösen 10k-Widerstand in Reihe damit.

3) Haben Sie die richtige JTAG-Taktrate? Benötigen Sie den Rückgabe-TCLK für den Programmierer (dies kann bei Zeitproblemen helfen)?

4) Wissen Sie, dass Ihr Programmiergerät funktioniert und richtig konfiguriert ist? Haben Sie zB ein Evaluierungsboard für dieses Gerät, mit dem Sie es getestet haben?

Wenn ich dieses Datenblatt für die RGB-LED richtig lese, handelt es sich um ein gemeinsames Anodenteil. Der Schaltplan scheint jedoch den mit GND verbundenen gemeinsamen Pin zu zeigen, der nur mit gemeinsamen Kathoden-LEDs funktioniert.

Wenn Sie diese Anode an 3,3 V anschließen, impliziert das Datenblatt, dass selbst wenn Sie die Kathode des grünen oder blauen Chips ganz nach unten auf GND ziehen, sie möglicherweise nicht sichtbar ist - die Durchlassspannung könnte bis zu 4 V betragen.

Vielleicht sollte diese (gemeinsame) Anode der RGB-LED an VCC_5v angeschlossen werden?

Normalerweise sehe ich zwischen einem Prozessor und einer LED mit hoher Helligkeit einen Puffer, z. B. einen SOT23 DMN65D8L nFET. Ich bin ein wenig erstaunt, dass die I_OH- und I_OL- sowie I_OHS- und I_OLS-Eigenschaften im Abschnitt "Statische Eigenschaften" des Datenblatts für den LPC4330FBD144 darauf hindeuten, dass er möglicherweise 20-mA-LEDs direkt ansteuern kann.