Zählt das NICHT-Gatter zur Tiefe eines Schaltkreises?

Ich ging also einige Probleme für einen Kurs durch, den ich dieses Semester belege, und stieß auf ein Problem, das etwas zu implizieren schien. Lassen Sie mich zunächst sagen, dass ich nicht nach der Lösung für dieses Problem suche, sondern dass es eine Frage hervorgebracht hat, die mich einer Klärung bedarf.

Das Problem bestand darin, eine zweistufige Logikversion der folgenden Gleichung zu schreiben, die nur UND-, ODER- und NICHT-Gatter verwendet.

F = A + (B* C ¯ )

Soweit ich das beurteilen kann, ist das nicht möglich, es sei denn, das NICHT-Tor zählt nicht zur Tiefe. Das warf also die Frage auf - zählt ein NICHT-Gatter nicht zur Tiefe eines Schaltkreises?

Die Definition, die ich normalerweise sehe, ist, dass die Tiefe einer Booleschen Schaltung die größte Anzahl von Gattern zwischen einem bestimmten Eingang und Ausgang ist. Auch das Lehrbuch zu meinem Kurs verwendet diese Definition. Ist das also die unmögliche Aufgabe? Oder denke ich einfach nicht schlau genug?

Danke für jeden Einblick!

Ob ein Wechselrichter eine Logikebene hinzufügt oder nicht, scheint eine rein akademische Frage zu sein. Mir scheint, dass Sie wirklich Ihren Lehrer fragen müssen. Trotzdem denke ich, dass ein Wechselrichter, wie Sie sagten, zur "Logiktiefe" beiträgt, aber normalerweise nicht als separate "Logikebene" in einer POS- oder SOP-Gleichung zählt.
Ich kann keine Möglichkeit finden, diese Gleichung weiter zu vereinfachen, als sie es bereits ist. Es gibt 3 Ebenen von UND ODER und NICHT, und ich kann es nicht besser machen. Aber warum sollten sie Sie bitten, die Gleichung zu vereinfachen, wenn dies nicht möglich ist? Es scheint eine Fangfrage zu sein. Bist du sicher, dass du die Gleichung aus dem Buch richtig kopiert hast?
Sie können Gates mit invertierten Eingängen erhalten ...
@markt, "Das Problem bestand darin, eine zweistufige Logikversion der folgenden Gleichung nur mit UND-, ODER- und NICHT-Gattern zu schreiben."

Antworten (2)

Ein typischer PAL-Chip ( Programmable Array Logic ) hat nur zwei Logikebenen. Wenn Sie eine Menge Logik in einige PAL-Chips quetschen, zählen NICHT-Gatter an den Eingängen nicht zur Tiefe der Schaltung.

Geben Sie hier die Bildbeschreibung ein

Es gibt eine Vielzahl von Technologien, in denen Logik implementiert werden kann. Bei einigen von ihnen, wie z. B. symmetrischem ECL, ist jeder Eingang oder Ausgang ein Paar komplementärer Signale, sodass jedes Gatter mit zwei Eingängen als UND, ODER, NAND, NOR, ORNOT oder ANDNOT mit gleicher Ausbreitungsverzögerung verwendet werden kann. In anderen Technologien wie CMOS ist ein "Logikpegel" eine Kombination aus UND- und ODER-Gattern, die einen Inverter speisen, aber mit der Einschränkung, dass die Ausbreitungsverzögerung für ein UND- oder ODER-Gatter mit N Eingängen ungefähr proportional zu aN^2+ ist bN+c, für einige Konstanten a, b und c (ein Gatter mit drei Eingängen wird wahrscheinlich nicht viel langsamer sein als ein Gatter mit zwei Eingängen, da der Begriff "c" dominieren würde, aber z. B. ein NOR mit 32 Eingängen wäre es massiv langsamer als acht NOR-Gatter mit 4 Eingängen, die vier NAND-Gatter mit zwei Eingängen speisen, die wiederum ein NOR-Gatter mit 4 Eingängen speisen, da bei einem Gatter mit 32 Eingängen die "

Die Frage hat angegeben "... nur AND-, OR- und NOT-Gatter zu verwenden", daher halte ich diese Antwort nicht für relevant.
Selbst wenn Schaltungen in Technologien mit anderen Arten von Gattern physikalisch implementiert werden sollen, ist es üblich, Schaltpläne mit "normalen" primitiven Gattern zu zeichnen und sie während der Implementierung an die Technologie anzupassen (wenn nur der Ausgang eines UND oder ODER verwendet wird). in umgekehrter Form würde man oft ein NAND oder NOR verwenden, aber wenn es in beiden Formen verwendet wird, tut man dies möglicherweise nicht). Mein Punkt war, dass der Begriff "Logikebene" keine universelle Bedeutung hat.