Zweck der Diode in dieser 555-Timer-Anwendung

Nun, ich dachte, dass dieses Update besser als Antwort und nicht als Bearbeitung / Aktualisierung der Frage zu stellen ist. Auch würde es in Frage zu viel Platz beanspruchen. Also stelle ich es hier ein.

Fühlen Sie sich frei, mich zu korrigieren oder zu verbessern.

Hier geht es also.

Siehe Funktionsblockdiagramm auf Seite 3 dieses Datenblatts.

Beachten Sie in diesem Funktionsblockdiagramm, dass o/p Q des Flipflops (FF) direkt mit Pin Nr. 3 verbunden ist und o/p Q# des FF direkt mit der Basis des BJT verbunden ist.

Ich nenne Upper Comparator als Comp#1 und Lower Comparator als
Comp #2 .

Ich beginne mit einer monostabilen Konfiguration.

In dieser Konfiguration haben wir R1, C1, aber nicht D1, R2, C2 im betreffenden Schaltplan. Siehe folgende Abbildung.

Lesen Sie Widerstand R als R1 und Kondensator C als C1 in dieser Abbildung.

Aus der Beschreibung des Arbeitens von 555 in monostabiler Konfiguration geht hervor, dass das SR-Flip-Flop (FF) in der Funktionalität als NOR-Gatter FF implementiert ist .

Rückruf: Für ein NOR-Gatter SR FF:

S=1, R=0 ergibt Q = 1

S=0, R=1 ergibt Q = 0

S=0, R=0 ergibt Q = vorheriger Zustand oder keine Änderung von Q.

S = 1, R = 1 ergibt Q = undefinierten/metastabilen Zustand/Umschalten.

Angenommen, Pin Nr. 3 ist an dieser Stelle LOW. (Pin Nr. 3 kann beim Einschalten auf LOW gezwungen werden, indem Pin Nr. 4 auf LOW gesetzt wird. Pin Nr. 4, wenn LOW bewirkt, dass der o/p Q von FF LOW ist, und daher wird o/p Pin Nr. 3 auf LOW verriegelt.)

Dies gilt unabhängig vom Zustand von Pin Nr. 2 - ob er bei < 1/3 x Vcc oder > 1/3 x Vcc liegt.

Also, anfangs Pin#3 = LOW und Pin#2 = HIGH, sagen wir.

Angenommen, ein Impuls wird an Pin Nr. 2 angelegt.

Sobald Pin#2 LOW wird (< 1/3 x Vcc genau), wird V- < V+ für Comp#2 und somit wird o/p von Comp#2 HIGH. Dies macht 'S' i/p des Flipflops (FF) HIGH, und daher haben wir an den FF-Eingängen den Zustand S = 1 (HIGH) und R = 0 (LOW).

=> o/p Q von FF wird 1(HIGH).

Dieses o/p wird durch die o/p-Stufe verriegelt und somit wird Pin Nr. 3 HIGH. Da Q# o/p von FF zu diesem Zeitpunkt NIEDRIG (Q = HOCH) ist, befindet sich der BJT also im Sperrbereich und daher liegt die High-Seite von C1 jetzt nicht auf 0 V. Somit beginnt C1 mit dem Laden über R1.

Während dieser ganzen Zeit bleibt der Q-Ausgang von FF aufgrund des Latch der o/p-Stufe des FF HIGH, jedoch wird der Ausgang von Comp#2 LOW, da V- positiver geworden ist (aufgrund von Nach Ablauf der Impulsdauer kehrt Pin 2 auf HIGH zurück) als der V+-Eingang des Komparators.

Somit ist an diesem Punkt V- > V+ für Comp#2. => o/p von Comp#2 ist LOW. => S = NIEDRIG. Da aber auch R = LOW ist (V+ < V-, da die Spannung an C1 noch nicht 2/3 von Vcc erreicht hat - siehe unten), bleibt o/p des FF in seinem vorherigen Zustand, dh Q = 1 (HIGH).

Angenommen , C1 ist noch nicht auf eine Zeitkonstante aufgeladen, dh die Dauer 1,1 x R1 x C1 ist noch nicht abgeschlossen.

Diese Annahme kann garantiert werden, indem C1- und R1-Werte richtig gewählt werden. Ich gehe hier davon aus, dass die Werte von C1 und R1 so gewählt werden, dass 1,1 x R1 x C1 > Impulsdauer. Vielleicht muss natürlich die Impulsdauer vorher bekannt sein, wie es hier der Fall ist.

Sobald die Spannung an C1 2/3 von Vcc erreicht, liegt Pin 6 ebenfalls bei 2/3 von Vcc.

=> V+ > V- für Comp#1

=> o/p von Comp#1 ist auf HIGH. => R = HIGH jetzt.

=> R = HOCH und S = NIEDRIG. => Q = NIEDRIG.

Somit verriegelt die o / p-Stufe jetzt den o / p-dh Pin Nr. 3 auf LOW.

Da nun Q# = HIGH ist, ist BJT also im Sat. Bereich, dh ON, und die High-Side von C1 ist jetzt mit Masse verbunden.

Dadurch wird C1 schnell entladen. Pin#6 wird wieder LOW.

Jetzt V+ < V- für Comp#1. => o/p von Comp#1 ist auf LOW. dh R = NIEDRIG

Somit haben wir R = LOW und S = LOW.

=> Q bleibt unverändert. dh Q = LOW an diesem Punkt.

Aber was ist, wenn Pin # 2 immer noch auf LOW ist? dh Impulsdauer > 1,1 x R1 x C1.

Wenn es so wäre, dann hätten wir S = HIGH(1) und R = HIGH(1). Dieser Zustand des NOR-Gatters SR FF ist als o/p-Umschaltung metastabil und daher zu vermeiden.

Dies bedeutet, dass zu dem Zeitpunkt, an dem die Spannung an C1 2/3 von Vcc erreicht, Pin Nr. 2 HIGH werden muss .

Das ist ein Zwang, mit dem wir leben müssen!

Aber wie lange dauert es, C1 auf 2/3 von Vcc aufzuladen?

Es dauert t = R1 x C1 x ln(1 - 2/3) >= 1,1 x R1 x C1

Grundsätzlich muss die Dauer des i / p-Impulses an Pin Nr. 2 weniger als 1,1 x R1 x C1 betragen, damit der o / p in allen Phasen konsistent ist.

Damit ist die Diskussion der monostabilen Konfiguration abgeschlossen.

---

Was ist, wenn wir o/p bleiben wollen, dh Pin3# HIGH so lange wir wollen, anstatt nach 1,1 x R1 x C1 Sekunden wieder auf LOW zu gehen?

Da, sobald Pin#6 auf 2/3 von Vcc kommt, die Entladung von C1 beginnt, müssen wir irgendwie verhindern, dass Pin#6 auf 2/3 x Vcc gelangt , für die Dauer, für die wir den o/p Pin#3 benötigen HIGH bleiben.

Damit dies geschieht, müssen wir einen Pfad zum Ableiten der Ladung auf C1 bereitstellen, sobald C1 mit dem Aufladen beginnt , sodass die Spannung an C1 niemals 2/3 x Vcc erreicht.

Dieser Pfad kann jedoch nicht über Pin Nr. 7 erfolgen, da BJT zu diesem Zeitpunkt AUS ist (deshalb wird C1 aufgeladen).

Schließen Sie eine Diode D1 an Pin 6 an, wie im folgenden Schema gezeigt.

Wenn jetzt Pin # 2 auf HIGH ist, wird die High-Seite von C1 über BJT mit GND verbunden. Pin#6 liegt also auch auf 0V. => o/p = NIEDRIG.

Aber sobald Pin Nr. 2 LOW wird, schaltet sich BJT aus und C1 beginnt, sich über R1 aufzuladen.

Wenn die Diode D1 vorhanden ist, wird D1, sobald sich C1 auf 0,7 V auflädt, in Vorwärtsrichtung vorgespannt und klemmt die Spannung über C1 auf 0,7 V. Es

wäre besser, wenn wir eine Schottky-Diode für D1 verwenden.

Angenommen , Pin#2 ist an diesem Punkt immer noch auf LOW (weil wir wollen, dass o/p Pin#3 HIGH bleibt , solange Pin#2 LOW ist).

Jetzt wird der o / p-Pin Nr. 3 an dieser Stelle auf HIGH verriegelt.

Wenn wir Pin Nr. 2 auf HIGH legen, wird D1 wieder umgekehrt vorgespannt und leitet nicht. Da BJT immer noch AUS ist, beginnt C1 mit dem Laden und sobald die Spannung über C1 2/3 von Vcc erreicht, ist BJT EIN und C1 entlädt sich über GND.

---

Aber was ist, wenn wir o/p Pin#3 so schnell wie möglich auf LOW schalten wollen, nachdem Pin#2 HIGH wird?

Wählen Sie Mindestwerte für R1 und C1. :)

Was ist, wenn wir R1, C1 und D1 aus dem ckt entfernen?

Dann wird Pin Nr. 7 nicht benötigt und kann unbeschaltet bleiben.

Pin#6 wird dann direkt mit R4 verbunden und R4 wird direkt mit Pin#2 verbunden, wie im folgenden Schema gezeigt:

Wenn Pin Nr. 2 auf HIGH ist, ist BJT eingeschaltet und o/p Pin Nr. 3 ist auf LOW.

Sobald Pin#2 LOW wird, wird Pin#6 auch LOW.

Jetzt ist BJT AUS und o / p Pin # 3 wird auf HIGH verriegelt. Solange Pin#2 auf LOW gehalten wird, ist Pin#6 auch auf LOW, dh < 2/3 von Vcc.

Also bleibt o/p Pin#3 HIGH solange Pin#2 auf LOW gehalten wird.

Sobald Pin#2 HIGH wird, wird auch Pin#6 HIGH.

Da Pin # 6 HIGH ist, wird R dann auf HIGH getrieben.

Und da S = LOW ist, wird Q auf LOW getrieben und somit wird o/p dann auf LOW verriegelt.

Ohne R1, C1 und D1 funktioniert die Schaltung also wie bisher mit R1, C1 und D1. Der einzige Unterschied besteht darin, dass jetzt, sobald Pin Nr. 2 HIGH wird, Pin Nr. 6> 2/3 x Vcc wird und daher R HIGH wird (S wird LOW, wenn Pin Nr. 2 auf HIGH wechselt) und daher Q LOW wird. Dies treibt den o / p LOW und BJT ist jetzt eingeschaltet.

In diesem Fall wird also Pin 7 nicht verwendet, da C1 nicht vorhanden ist. Dieser ckt kann zur schnellen Wiederherstellung von Pin Nr. 3 in den LOW-Zustand verwendet werden.

Dieses ckt (mit oder ohne R1, C1 und D1) verhindert, dass ein Rauschimpuls dazu führt, dass Pin Nr. 3 seinen Zustand ändert. Nur ein Impuls mit einer Dauer von 1 Sekunde oder mehr kann den Zustand von Pin Nr. 3 ändern.

---

So ändern Sie diese ckt. so dass nur ein Impuls mit einer Dauer von beispielsweise 1 Sekunde oder mehr den Zustand von Pin Nr. 3 ändern kann?

Fügen Sie R2 und C2 hinzu, wie im obigen Schema gezeigt. Jetzt beginnt dieser ckt, den Zustand von Pin Nr. 2 nach R2 x C2 Sekunden zu ändern.

Nehmen Sie C2 = 1 uF und R2 = 1 MOhm. Jetzt beträgt die RC-Zeitkonstante dieses RC-Netzwerks 1 Sekunde.

Sobald i/p LOW wird, beginnt sich C2 über R2 zu entladen. Also nach 1sek. oder mehr, Pin#2 wird LOW. Wie bereits erwähnt, führt dies dazu, dass Pin Nr. 3 HIGH wird.

Jetzt wird Pin Nr. 3 auf HIGH gehalten, bis Pin Nr. 2 auf LOW gehalten wird. BJT ist AUS und C1 beginnt sich aufzuladen, wird aber von D1 entladen, sodass die Spannung an C1 niemals 2/3 x Vcc erreichen wird, bis Pin Nr. 2 auf LOW ist.

Sobald i/p HIGH wird, beginnt C2 mit dem Laden über R2 und nach 1 Sek. oder mehr, Pin#2 wird HIGH, D1 wird in Sperrichtung vorgespannt und C1 beginnt sich über R1 aufzuladen.

Sobald die Spannung an C1 2/3 x Vcc erreicht (dh nach einer Zeit von 1,1 x R1 x C1 Sek.), wird Pin Nr. 3 LOW, BJT ist EIN und C1 beginnt sich über GND zu entladen.

Nachdem i/p HIGH wurde, dauerte es (R2 x C2 + 1,1 x R1 x C1) Sekunden, um den Zustand von Pin Nr. 3 zu ändern.

Dadurch wird verhindert, dass ein Rauschimpuls dazu führt, dass Pin Nr. 3 seinen Zustand ändert. Nur ein Impuls mit einer Dauer von 1 Sekunde oder mehr kann den Zustand von Pin Nr. 3 ändern.

HINWEIS: Wenn die Spannung an C1 2/3 x Vcc erreicht, ist Pin Nr. 2 zu diesem Zeitpunkt bereits HIGH geworden, wie für eine monostabile Konfiguration erwartet, sodass die Bedingung R2 x C2 < 1,1 x R1 x C1 keinen Sinn ergibt. Tatsächlich gibt es keine Beziehung zwischen diesen beiden Zeitkonstanten, da das Laden von C1 nur beginnt, wenn Pin Nr. 2 auf HIGH geht.

Praktisch für allgemeine Zwecke ist ein Rauschimpuls von 1 sek. scheint mir sehr selten zu sein, zumindest für einen Bastler.

---

Die Zeit R2 x C2 ist für die Rauschentfernung bei i/p erwünscht. Aber 1,1 x R1 x C1 ist unerwünscht.

Also können R1, C1 und D1 entfernt werden, der erste Pin Nr. 7 bleibt unverbunden und Pin Nr. 6 ist mit der Verbindungsstelle von R2 und R4 verbunden. Jetzt ändert der Pin Nr. 3 seinen Zustand fast R2 x C2 Sekunden, nachdem der i / p seinen Zustand geändert hat.

Die ckt ist unten gezeigt.

Dieser ckt kann zur schnellen Wiederherstellung von Pin Nr. 3 in den LOW-Zustand verwendet werden.

HINWEIS: In der Frage soll Pin#3 auf HIGH gehalten werden, bis Pin#2 auf LOW gehalten wird. Diese Schaltung löst diesen Zweck.

Der Pin Nr. 2 geht nur nach R2 x C2 x ln(2/3) = 0,4 x R2 x C2 Sekunden auf LOW (dh < 1/3 x Vcc).

Ein Impuls muss also mindestens 0,4 x R2 x C2 lang LOW bleiben, damit Pin 3 auf HIGH wechselt. Und ein Impuls muss für mindestens 0,4 x R2 x C2 HIGH bleiben, um Pin # 3 auf LOW zu ändern.

Für C2 = 1 uF und R2 = 1 MOhm muss der i/p für mindestens 400 ms LOW bleiben, damit Pin Nr. 3 auf HIGH geht, und mindestens 400 ms auf HIGH bleiben, damit Pin Nr. 3 auf LOW geht.

BEARBEITET am 13.07.2012:

Das einzige Problem mit obigem ckt. ist, wenn i/p von LOW auf HIGH geht.

Sobald i/p auf HIGH geht, beginnt C2 über R2 und R4 aufzuladen, und Pin#2 ist immer noch auf LOW, und daher ist FF i/p S immer noch HIGH, und o/p Pin#3 ist auch HIGH, weil R ist auf LOW.

Allerdings geht auch Pin#6 auf HIGH , sobald i/p auf HIGH geht. Dies führt dazu, dass R von LOW auf HIGH wechselt.

Wenn nun für ein NOR SR FF S = R = HIGH (dh 1) ist, dann ist dies ein metastabiler Zustand und o/p von FF kann nicht bestimmt werden.

Pin Nr. 3 schaltet also für ca. 0,7 x (R2+R4) x C2 Sekunden um. Daher schaltet auch o / p Pin # 3 um. Dies ist unerwünscht!

Eine bessere Lösung besteht darin, Pin Nr. 6 direkt an Pin Nr. 2 anzuschließen, wie im folgenden Schema gezeigt.

Damit können für FF nur folgende i/p-Kombinationen auftreten:

S = R = NIEDRIG

S = NIEDRIG, R = HOCH

S = HOCH, R = NIEDRIG

Das o/p wird in allen Phasen des Betriebs konsistent sein.

Beim Einschalten wird C2 über R2 und R4 aufgeladen, und die Spannung an Pin Nr. 2 beträgt > 1/3 x Vcc nach 0,4 x (R2+R4) x C2 Sekunden.

IOWs für 0,4 x (R2+R4) x C2 Sekunden, S = HIGH und R = LOW. Dadurch ist Pin Nr. 3 für diese Dauer HIGH. Wir müssen Pin # 4 für diese Dauer LOW halten, damit Pin # 3 LOW ist.

C2 wird in 1,1 x (R2+R4) x C2 Sekunden auf 2/3 x Vcc aufgeladen. An diesem Punkt ist R = HIGH und S = LOW, Pin#3 ist also auf LOW!

Während C2 aufgeladen wird, sind von dem Moment an, an dem C2 auf 1/3 x Vcc liegt, bis zu dem Moment, an dem C2 auf 2/3 x Vcc kommt (dh für 0,7 x (R2+R4) x C2 Sekunden) sowohl S als auch R beide LOW und damit o/p bleibt unverändert, dh Pin#3 bleibt auf LOW.

Wenn jetzt i/p von HIGH auf LOW geht, dauert es 0,4 x R2 x C2 Sekunden, bis Pin Nr. 2 unter 1/3 x Vcc geht.

Beachten Sie, dass während des Entladens von C2 für 0,7 x R2 x C2 Sekunden sowohl S als auch R LOW sind und daher o/p auf LOW bleibt . Der o / p-Pin Nr. 3 geht nur dann auf HIGH , wenn Pin Nr. 2 auf 1/3 x Vcc liegt.

Es dauert also 0,4 x R2 x C2 Sekunden, bis sich Pin Nr. 2 gemäß i/p ändert, wenn i/p von HIGH auf LOW wechselt, und 1,1 x (R2+R4) x C2 Sekunden, wenn i/p von LOW wechselt zu hoch.

Wir müssen also mindestens 0,4 x R2 x C2 Sekunden lang ein logisches LOW an i/p anlegen, dann wechselt nur Pin Nr. 3 von LOW auf HIGH.

Und wir müssen ein logisches HIGH an i/p für mindestens 1,1 x (R2+R4) x C2 Sekunden anlegen, dann wechselt nur Pin Nr. 3 von HIGH auf LOW.

---

Diese Antwort versucht, die Fragen Nr. 1,3,4,5.

Ein Widerstand am Steuerpin würde den Standardschwellenwert 2/3xVcc ändern. Aber das ist hier nicht nötig.

Die einzige verbleibende Frage ist Frage Nr. 6.

Eine einfachere Lösung, die "analog" ist und eine einfache logische Überschreibung des Ausgangs aufweist.

Theorie der Arbeitsweise

1. Beim Einschalten ist C1 = 0 V und der Benutzereingang ist als Hi zu U1A definiert, daher ist der invertierte Ausgang niedrig, was D1 aktiv niedrig treibt, um auch C1 niedrig zu bestätigen ~ 0,2 V max. beim Einschalten.

2. Der U1B-Schmitt-NAND-Gate-Ausgang wird durch einen der Eingänge auf „HI“ gezwungen, was bedeutet, dass der Benutzereingang zu irgendeinem Zeitpunkt „HI“ ist. Das bedeutet "sofort" niedrig bis hoch, wenn der Eingang hoch geht.

Beispiele für 0,2S-Filter, jedoch ohne Impulsverlängerung.

Es gibt zu viele Gründe, warum ich den 555 nicht für dieses Design oder ein anderes Design verwenden würde, wenn Zuverlässigkeit und Störfestigkeit von entscheidender Bedeutung sind.

Sie können Ihre Lösung im LS123- oder Äquiv-Chip finden, da er über die Logikeingangsoptionen verfügt, um ihn zu überschreiben und flankengetriggert oder zustandsgetriggert retriggerbar, nicht retriggerbar zu machen. Zwei in einem Chip kann alle Anforderungen erfüllen, die Sie haben. http://www.ti.com/lit/an/sdla006a/sdla006a.pdf Verwendung des Handbuchs... Geben Sie mir ein paar Minuten Zeit, wenn ich Gelegenheit habe, einen Schaltplan zu erstellen ... es sei denn, Sie möchten es ausprobieren.