Ich würde gerne den Zweck eines invertierten Logikkanals bei der Kommunikation von Gerät zu Gerät verstehen, die über UART erfolgt.
Für einige Hintergrundinformationen - ich versuche, diese Gerät-zu-Gerät-Kommunikation mit einem Logikanalysator zurückzuentwickeln, von dem ich festgestellt habe, dass er UART mit der folgenden Konfiguration verwendet:
Parity: None
Data Bits: 9
Baud Rate: 38400bps
Stop Bits: 1
Auf dem Gerät habe ich drei Pins festgestellt, die innerhalb eines erwarteten Logikpegels zu übertragen schienen. Nachdem ich 20 Sekunden lang aufgenommen hatte, bemerkte ich, dass der erste und der zweite Pin verbunden zu sein schienen - jederzeit ein perfekter inverser Logikpegel, ein Beispiel ist unten gezeigt:
Mein erster Instinkt ist, dass ein Kanal TX und der andere RX ist, und wenn Daten auf TX übertragen werden, wird die RX-Leitung verwendet, um zu bestätigen, dass die Daten als Validierungsmethode empfangen werden. Ist dies etwas, das üblicherweise für die UART-Kommunikation verwendet wird?
Das Übertragungsmedium ist ein flach verdrilltes RJ-12-Kabel mit Längen von etwa 1 m bis 3 m. Kontext ist für ein Audiogerät, das mit seiner Fernbedienung verbunden ist.
Höchstwahrscheinlich handelt es sich um eine symmetrisch-differenzielle Datenübertragung. Dies bietet im Vergleich zu einem unsymmetrischen Datenübertragungssystem eine viel bessere Störfestigkeit auf langen Leitungen. Es erzeugt auch nicht die Interferenz, die eine unsymmetrische Datenübertragung erzeugt, weil sich E- und H-Felder aufheben. Aber es erfordert (für optimale Leistung) ein Differenzsignal, das gleichzeitig auf zwei symmetrischen Drähten übertragen wird, wie z. B. Twisted Pair: -
Bild von dieser Wiki-Seite .
Andi aka
Toni M