TVS-Dioden-Layout

Ich habe zwei DB37-Anschlüsse auf meinem Board, die letztendlich mit einem CPLD verbunden sind. Alle diese Verbindungen/Signale sind Eingänge für das Gerät.

Zum Schutz vor ESD verwende ich TVS-Dioden ESD9C3.3ST5G . Ich habe das Board so:

DB37 -> Dioden -> Pullup-Widerstand -> CPLD.

Die 1K-Pullups dienen einem anderen Zweck und haben nichts mit dem ESD-Schutz zu tun. Meine Leiterplatte ist 4-lagig mit folgendem Aufbau:

  1. Signale
  2. Boden
  3. 3,3 V
  4. Signale

Die Dioden sind über eine Durchkontaktierung mit Masse verbunden. Die Spur zum Via ist dick – dicker als die Spur zum CPLD. Die Masseebene ist mit Ausnahme von Durchgangslochpads und Vias vollständig ununterbrochen. Ich gehe davon aus, dass dies zumindest vor einer leichten ESD schützt. Aber was muss ich weiter tun? Dies ist kein kommerzielles Gerät und wird intern verwendet - ich brauche es jedoch, um zuverlässig zu sein.

  1. Eines der Dinge, die ich dachte, war, einen Serienwiderstand (22 Ohm oder so) zwischen der Diode und dem CPLD hinzuzufügen. Da jedoch alle Pins auf dem CPLD Eingänge sind, sind sie bereits hochohmig. Die ESD sollte über die TVS-Diode nach Masse gehen. Ist meine Vermutung richtig?
  2. Ich habe auch gelesen, dass das Hinzufügen eines Kondensators parallel zur Diode hilfreich sein kann. Meine Signale sind nicht mit hoher Geschwindigkeit, daher sollte dies sie nicht stark verzerren. Beachten Sie jedoch, dass ich 74 dieser Kappen benötigen werde, da ich 74 Signale habe. Also, bevor ich ging und diese hinzufügte, wollte ich wissen, ob sich das lohnt.

Hier ist eine Nahaufnahme des Layouts:

Geben Sie hier die Bildbeschreibung ein

Zum Schluss noch eine letzte Frage – die oben beschriebene Eingangsseite meines Boards. Die Ausgabe ist insofern ähnlich, als ich zwei weitere DB37-Anschlüsse und ein CPLD habe. In diesem Fall sind die Pins des CPLD Ausgänge.

Das Layout ist wie folgt: CPLD -> MOSFET -> DB37

In diesem Fall habe ich keine Dioden. Wie ich jedoch kürzlich gelesen habe, sind MOSFETs weitaus empfindlicher gegenüber ESD als andere Geräte. Sollte ich hier auch Dioden hinzufügen? Der Drain des MOSFET ist mit dem DB37 verbunden. Dieser DB37 wird dann mit dem zuvor beschriebenen eingangsseitigen DB37 verbunden.

Wenn ein MOSFET eingeschaltet ist, wäre sein Drain-Source-Widerstand ziemlich niedrig. Und als solches könnte sich dies als attraktiver Weg für die ESD-Spitze erweisen, anstatt durch die TVS-Dioden am anderen Ende zu gehen. Liege ich richtig, dass ich hier auch TVS-Dioden hinzufügen sollte? Wenn ja, oh Junge, 72 weitere Dioden!

Antworten (1)

Die TVSs an den Eingängen machen Sinn und Ihr Layout sieht vernünftig aus. Die Frage ist, wie weit wollen Sie gehen, um welches Schutzniveau zu erreichen? Es ist ein Wahrscheinlichkeitsspiel. Nur die TVS sollten sich um die meisten ESD-Ereignisse kümmern.

Wenn Sie etwas weiter gehen möchten, schalten Sie einen Widerstand in Reihe mit jedem Eingang vor dem TVS, nicht zwischen dem TVS und dem CPLD. Dies gibt dem TVS eine garantierte Mindestimpedanz, gegen die es arbeiten kann. Wenn Sie noch weiter gehen, fügen Sie dem TVS eine kleine Kapazität hinzu. Das verlangsamt die Kanten wirklich schneller Spikes, sodass das TVS sie effektiv abfangen kann. Es geht weiter und weiter, wobei jede Ebene höherer Komplexität die Wahrscheinlichkeit verringert, dass ein schädliches Ereignis noch weiter auftritt.

Nur Sie wissen, in welcher Umgebung diese Platinen eingesetzt werden, wie hoch die Kosten für zusätzlichen Platz auf der Platine und die Kosten eines Ausfalls sind.

TVS-Dioden-Layout
AntwortenHierDatenschutz-Bestimmungen1y, 0v