Auswahl anderer Impedanzen als 50 Ohm in DDR3

Ich habe mit DDR2- und DDR3-Speichern gearbeitet und mich normalerweise an eine Impedanz von 50 Ohm für Spuren gehalten. Aber ich sehe, dass SoCs und DDR2/3-Speicher andere Impedanzen wie 30, 60 und 150 Ohm zu unterstützen scheinen.

Wenn nun die Verwendung anderer Impedanzen einen billigeren Schichtaufbau ermöglicht, sollte ich die Möglichkeit haben, dies zu tun, solange ich bereit bin, die Nachteile höherer oder niedrigerer Impedanzen in Bezug auf EMV-Empfindlichkeit und Strahlung zu akzeptieren.

Gibt es noch andere spezifische Nachteile?

Antworten (2)

Es gibt keine wirklichen Nachteile einer Impedanz für EMI, solange Sie über angepasste Impedanzen an Quelle, Abschluss und Leiterbahn verfügen.

Eine Sache, die viele nicht berücksichtigen, ist das typische Routing von DDR2/3 mit einer Datenleitung, die weit genug von der CPU entfernt ist, um als Übertragungsleitung betrachtet zu werden, und dann Ts, die zu jedem Chip (oder 4 Chips usw.) gehen. Die 50 Ohm-Impedanz ist gerade auf 25 Ohm gefallen, mit zwei Spuren parallel. Dadurch entsteht eine Impedanzfehlanpassung, die immer ein reflektiertes Signal und Rauschen auf der Leitung erzeugt.

Der richtige Weg, dies zu handhaben, besteht darin, die Leitungen entweder nahe genug an der CPU zu t, um immer noch als konzentrierte Länge betrachtet zu werden, mit einem Reihenabschluss bei T von 1/2 der Leitungsimpedanz. Das Signal sieht einen 25-Ohm-Widerstand zu einem 25-Ohm-Parallelsatz von 50-Ohm-Übertragungsleitungen und alles ist gut. Oder dies kann getan werden, wenn die Ts kurz genug sind, um bei den beiden RAM-Chips in einen Topf geworfen zu werden.

Ein ähnliches Setup kann verwendet werden, um Impedanzen anzupassen, die sich von CPU zu RAM unterscheiden, aber es ist am besten, SoC- und RAM-Quell- und Abschlussimpedanzen gleich zu lassen und dann entsprechende Leiterbahnen zu erstellen.

Wenn Sie nur auf der RAM-Seite eine unterschiedliche Impedanz haben, sollten Sie in der Lage sein, Parallel- oder Reihenabschlusswiderstände zu verwenden, um sich daran anzupassen.

In den Anwendungshinweisen wird erwähnt, dass eine Verringerung der Impedanz zu einem höheren di/dt führt, was die Strahlung erhöhen kann. Eine ähnliche Erhöhung macht die Leitungen anfälliger für Störungen. Das meinte ich mit EMI (nicht Signalintegrität)
Ah, ich habe es eher im erzeugenden als im empfangenden Sinne betrachtet.
Nur um einige Fakten klarzustellen: DDR2 ist für das T-Routing von CA-Leitungen (Command-Address) ausgelegt, während DDR3 für das Fly-by-Routing von CA ausgelegt ist. DDR2 ist mit ODT (On-Die Termination) auf DQ/DQS/DM-Leitungen ausgelegt, während DDR3 über dynamisches ODT verfügt.
@Steinar: Sie erhalten keine signifikante abgestrahlte EMI von Leiterplattenspuren. Sie versuchen also möglicherweise, ein Problem zu beheben, das von Anfang an nicht vorhanden ist.
Eigentlich jage ich keine niedriger abgestrahlten EMI. Es geht eher darum, Möglichkeiten zu erkunden, um meine Auswahlmöglichkeiten für Schichtstapel zu erweitern. Aber wie Sie bereits erwähnt haben, ist mit zunehmendem Abstand zur Referenzebene ein verstärktes Übersprechen zu sehen. Aber das Erkunden meiner Optionen schadet nicht

Sie erhalten keinen billigeren Lagenaufbau, wenn Sie Leiterbahnen mit höherer Impedanz führen, es sei denn, Sie haben viel Platz auf der Platine. Wenn Sie zu viel Platz auf der Platine haben, sollten Sie stattdessen die Platinenfläche reduzieren (bei PCBs zahlen Sie grundsätzlich für die Fläche). Stellen Sie jedoch zunächst sicher, dass Sie über ein ausreichend hohes Produktionsvolumen verfügen, damit dies für die Zeit, die Sie investieren, ein guter Handel ist.

Als Beispiel: Bei einem typischen Aufbau in der westlichen Welt benötigen Sie vielleicht 10.000 Volumen pro Jahr, damit sich die Gesamtkosten für die Reduzierung der Schichten von 10 auf 8 auszahlen.

Wenn Sie eine einfache Punkt-zu-Punkt-Verbindung zwischen dem Controller und einem Lötspeicher aufbauen, sind die Lösungen, die Sie haben, nicht sehr attraktiv:

1) Beibehalten des Stapels, Ändern der Leiterbahnbreite

Beispiel einer 50R-Streifenleitung: 17 µm Cu, 0,9 mm zu beiden Referenzebenen, Leiterbahnbreite 0,69 mm. Um dies auf 100R zu ändern und den Stapel beizubehalten, würde dies bedeuten, zu einer 0,1-mm-Spur zu gehen.

In diesem Fall wäre das Übersprechen vergleichbar, aber Sie verschenken Fläche auf den breiteren Spuren.

2) Änderung des Aufbaus unter Beibehaltung der Leiterbahnbreite

Beispiel einer 50R-Streifenleitung: 17 µm Cu, 0,15 mm zu beiden Referenzebenen, Leiterbahnbreite 0,1 mm. Um dies auf 100R zu ändern und die Leiterbahnbreite beizubehalten, würde dies bedeuten, auf 0,9 mm zu beiden Referenzebenen zu gehen.

In diesem Fall müsste der Abstand für das gleiche Übersprechen geändert werden, und Sie verschwenden wieder Fläche.

Praktisch sind sowieso keine der sehr dicken Stackups.

Auswahl anderer Impedanzen als 50 Ohm in DDR3
AntwortenHierDatenschutz-Bestimmungen1y, 0v