Beste Layer-Stack-Strategie für eine 6-Lagen-Leiterplatte mit überwiegend SMD-Bauteilen

Nur ein paar Kommentare....

1. Viele Vias in die GND-Ebene sind kein Problem.
2. Die Anzahl der in eine Platine gebohrten Durchkontaktierungen hat keinen großen Einfluss auf die Produktionskosten. Wenn es einen anderen Board-Fab-Shop findet.
3. Sie müssen Ihren Stapel in Bezug auf die Kupferdichte symmetrisch machen (wie bereits in den Kommentaren erwähnt), um ein Verziehen der Platine zu vermeiden.
4. Es ist generell nicht sinnvoll, Durchkontaktierungen durch die Verwendung von GND-Güssen auf den Oberflächenschichten zu vermeiden. GND-Güsse sind großartig, aber sie sollten wahrscheinlich mehr an die GND-Ebene genäht werden, als wenn Sie sie nicht hätten. Denken Sie daran, dass auf einer Platine beliebiger Dichte mit SMT-Komponenten ein Oberflächen-GND-Guß für viele der GND-Verbindungen ohnehin nicht zugänglich ist und Sie daher an all diesen Punkten immer noch Durchkontaktierungen in die innere GND-Ebene benötigen.
5. Wenn Sie viele PWR-zu-GND-Ebenen-Entkopplungskondensatoren bereitstellen, kann die PWR-Ebene eine vernünftige Referenzebene sein, die für die AC-Impedanz des Routings mit gesteuerter Impedanz verwendet werden kann. Lesen Sie weiter, warum dies wichtig sein kann.
6. Wenn Sie vier Signalschichten mit kontrollierter Impedanz zum Routing einer dichten Platine benötigen, verwenden Sie die Schichten 1, 3, 4 und 6 zum Routing und legen Sie PWR und GND auf die Schichten 2 und 5.
7. Wenn die Signalrouting-Impedanz in Ihrem Design für die meisten Spuren nicht so kritisch ist, führen Sie Ihr Routing auf den Schichten 1, 2, 5 und 6 mit PWR und GND auf den Schichten 3 und 4 durch. Für die wenigen Spuren, bei denen eine kontrollierte Impedanz am wichtigsten ist, sollten Sie sie platzieren auf den inneren Signalschichten 2 und 5, wo sie näher an den PWR- und GND-Referenzebenen liegen können.
8. GND gießt auf jede Schicht, Oberfläche oder auf andere Weise, kann sehr nützlich sein, wenn Sie empfindliche Bereiche von Schaltkreisen haben, die einen eigenen GND-Bereich haben müssen, der dann über einen einzigen Punkt mit der Haupt-GND-Ebene verbunden ist, oft durch eine Ferritperlenkomponente.

Hier ist der 6-Lagen-Stapel, den ich bevorzugen würde.

Schicht 1 – Signal/Leistung
Schicht 2 – Masse
Schicht 3 – Signal/Leistung
Schicht 4 – Masse/Signal
Schicht 5 – Masse
Schicht 6 – Signal/Leistung

Hier ist mein Schichtstapelbild mit der Dicke des Dielektrikums zwischen den Kupferschichten. Meine gesamte Leiterplattendicke beträgt etwa 1,2 mm.

Lassen Sie mich begründen, warum ich diese Art der Stapelung anderen vorziehe.

Zunächst einmal müssen Sie beim Routing Ihrer Leiterplatte jedes Signal in Bezug auf Masse so routen, wie Sie es wirklich meinen . Sie können sie nicht zufällig routen und sagen "Hey, es wird seinen Boden finden". Nein, so funktioniert eine Schaltung nicht. Damit eine Schaltung richtig funktioniert, muss jedes Signal eine absichtlich niederohmige Masse in der Nähe haben.

Wenn Sie jetzt meinen Stapel sehen, werden Sie feststellen, dass jede Signal- und Stromversorgungsebene auf meiner Leiterplatte eine Bezugsmasseebene in der Nähe hat.

Ich werde sicherstellen, dass ich niemals ein Signal auf Layer 2 und 5 route. Andere Layer (L1, L3, L4 und L6) bleiben meinem Ermessen überlassen.

Die Idee, dass eine Masseebene neben einer Signalebene liegen sollte, ist keine 100 %ige Anforderung. Weil der Rückweg der Signale durch Vias zu den Masseebenen geht. Daher wird der einzige Unterschied ein etwas längeres Via sein. Dies gilt, wenn Signale keine Hochgeschwindigkeitssignale sind. Wenn eine Impedanzanpassung erforderlich ist, sind Leistungsebenen auch Rückwege für Hochgeschwindigkeitssignalpfade, dh Wechselstromsignale ... Kurz gesagt, Masseebenen neben der Signalebene sind nicht erforderlich ...