CPU der 68er-Serie vs. CPU der 80er-Serie

Ich lese gerade viele Datenblätter von LCD-Treibern und sie haben oft mehrere Schnittstellen (seriell, 8-Bit, 16-Bit usw.).

Sie sind auch oft in zwei Abschnitte "CPU der 80er-Serie" und "CPU der 68er-Serie" unterteilt, aber ich kann keine Informationen darüber finden, was das eigentlich bedeutet.

Was ist der Unterschied und wie erkenne ich, welcher für meine Anwendung geeignet ist (Ateml AVRs).

Dafür muss man 30 Jahre zurückgehen...

Antworten (2)

Die Intel 8080-Prozessorfamilie verwendete einen parallelen Bus, der unter anderem separate Strobes für Lese- und Schreibzyklen hatte.

Die Prozessorfamilie Motorola 6800 verwendete einen parallelen Bus mit einer einzigen R / W-Leitung, um anzuzeigen, ob ein Zyklus gelesen oder geschrieben wurde, und einem separaten E-Strobe (Enable), um anzuzeigen, dass ein Zyklus auftritt.

Es ist trivial, mit ein paar Gattern zwischen den beiden Schemata (so oder so) umzuwandeln, aber damals war es eine große Sache, dass LCD-Controller ohne "Klebe" -Logik an beide Bustypen angeschlossen werden konnten.

Auf einem modernen Mikrocontroller schlagen Sie die Schnittstelle sowieso ziemlich mit GPIO-Pins, sodass es eine willkürliche Wahl ist, welchen Busstil Sie implementieren möchten.

+1 für die historische Perspektive, insbesondere die EE-Implikationen.
Danke für die Erklärung, die (etwas überflüssig) Sinn macht!

Dies kann etwas verwirrend sein, da die Datenblätter für Chips, die beide Parallelbus-Schnittstellen unterstützen, die Pins aus den Motorola/Intel-Parallelbus-Konventionen umbenennen (oder doppelt benennen).

Das Bus-Timing-Diagramm der "80er CPU" sieht folgendermaßen aus:

Die parallele Schnittstelle besteht aus 8 (oder 15) bidirektionalen Datenpins (D7-D0) oder (D15-D0), /RD, /WR und /CS. Normalerweise gibt es ein oder zwei Adresszeilen. (/WR- und /RD-Timing sind gleich (nur das resultierende Timing auf dem Datenbus ändert sich), sodass das Setup- und Hold-Timing für beide Leitungen im folgenden Timing-Diagramm in einer einzigen Zeile dargestellt ist.

Geben Sie hier die Bildbeschreibung ein

Das Bus-Timing-Diagramm der "CPU der 68er-Serie" sieht folgendermaßen aus:

Die parallele Schnittstelle besteht aus 8 (oder 16) bidirektionalen Datenpins (D7-D0) oder (D15-D0), /WR, /RD und /CS. Normalerweise gibt es ein oder zwei Adresszeilen. (A0- und R/W-Timing sind gleich, daher wird das Setup- und Hold-Timing für beide Leitungen im folgenden Timing-Diagramm in einer einzelnen Zeile dargestellt.

Geben Sie hier die Bildbeschreibung ein

Beide haben einen Chip-Select und einen Datenbus und meistens eine Adressleitung. Der Hauptunterschied besteht darin, dass der 68er-Bus eine E-Leitung und eine R/W-Leitung hat, während der 80er-Bus separate Lese- und Schreibleitungen hat.

Wählen Sie denjenigen aus, der näher am parallelen AVR-Bus (falls vorhanden) liegt, der auf dem Chip verfügbar ist, den Sie verwenden möchten. (Ich verstehe, dass der AVR separate /WR- und /RD-Leitungen verwendet, wenn er eine solche Schnittstelle hat, also wäre er eher wie der 8080).

Wenn Sie es mit Port-Pins implementieren (sagen wir, der AVR hat keinen externen Bus), spielt es keine Rolle, welchen Sie wählen, solange Sie konsistent sind und das Timing und andere Regeln befolgen.

Nein, beachten Sie den Unterschied zur sogenannten E-Linie. Die Namen sind verschlüsselt, wie ich bereits erwähnt habe.
Es sah wirklich so aus, als hättest du Recht. Umgeschrieben, das verdient eine gute Antwort, es ist eine häufig gestellte Frage. Danke.