Der MOSFET geht viel später in den Sättigungsmodus

Ich verwende IRLML6346 NMOS in LTSpice . Seine Schwellenspannung beträgt Vt = 0,95 V. Ich habe das Diagramm von Vds (Spannung zwischen Drain und Source) gegen Ids (Strom von Drain zu Source) für verschiedene Werte von Vgs (Spannung zwischen Gate und Source) gezeichnet.

Darstellung von Ids vs. Vds für verschiedene VgsIch habe rechts unter jedem Diagramm die Gate-Spannung Vgs und den ungefähren Vds-Wert notiert, nach dem der NMOS in den Sättigungsmodus wechselt.

Für Vgs = 4,5 sollte die Sättigung beginnen, sobald Vds >= Vgs - Vt. Es sollte also bei 4,5 - 0,95 = 3,44 in den Sättigungsmodus gehen . Aber im Diagramm geht es bei 5,4 Volt in die Sättigung . In ähnlicher Weise sollte für Vgs = 4 die Sättigung bei 4 - 0,95 = 3,05 beginnen , aber sie beginnt bei Vds = 4 V.

Derselbe Fall tritt für alle Vgs-Werte auf. Die Sättigung tritt viel später ein. Warum ist das so?

Mosfet-Schaltung es ltspice

Dies ist die Schaltung, die ich gemacht habe.

Warum geht der MOSFET nicht in den Sättigungsmodus, sobald Vds >= Vgs - Vt ist?

Modelle in SPICE sind im Allgemeinen nicht immer die besten Vertreter der realen Welt, wo selbst dort Toleranzen und so weiter ins Spiel kommen. Trotzdem versuchen sie, so nah wie möglich zu sein. Manchen gelingt es, manchen nicht. Willkommen in der „realen Welt“ der Simulatoren und herzlichen Glückwunsch zum ersten Schritt vor der Verwendung eines Modells: der Verifizierung.

Antworten (1)

Sie haben RdsOn * IDs vergessen.

Da Vds mit Ids*RdsOn und Ids=Vds/RdsOn steigt,

Ich denke, lineare Sättigung ist besser definiert als ;

v D S ( S A T ) >= v G S − v T + ICH D S ∗ R D S Ö N

Sie können RdsOn durch eine andere Gleichung ersetzen und mehr reduzieren.

Dann

ICH D S ( S A T ) <= k v D S 2

Geben Sie hier die Bildbeschreibung ein REF

Ich habe diese Gleichung VDS(sat)>=VGS−Vt+IDS∗RdsON verwendet , um RdsON bei Vgs = 4,5 und Vt = 0,95 herauszufinden (R ergibt = 0,02196 ). Ich habe diesen R-Wert für andere Vgs-Werte verwendet und habe Vds für die Sättigung sehr nahe an den Simulationswerten erhalten. Das funktioniert also. Danke. Aber das verwendete MOSFET IRLML6346 NMOS- Modell hat Ron 0,048 Ohm in ltspice. Warum unterscheidet sich der berechnete Wert von dem Wert, den ich erhalten habe? Irgendein Grund? Danke schön.
Vt hat eine Toleranz von 37,5 % um 0,8 V, aber Ron ist 46 mΩ typ. und 63 mΩ max. bei 4,5 V, Id = 3,4 A für Vds*Id(Ron) = 63 mΩ * 3,4 A = 214 mV max. Anstieg, also bin ich mir nicht sicher . Vielleicht Worst-Case? Vt=1,1
Der MOSFET geht viel später in den Sättigungsmodus
AntwortenHierDatenschutz-Bestimmungen1y, 0v