Ich arbeite an einer einfachen 2-Lagen-Leiterplatte in Eagle. Ich habe meinen Schaltplan fertig und habe das Board dort ausgelegt, wo ich denke, dass alles am effizientesten ist.
Ich habe ein Polygon in der Größe der Platine erstellt und es GND für eine Grundebene auf der unteren Ebene genannt.
Wenn ich auf den Autorouter klicke, erkennt er die Grundebene und hat alle Thermiken korrekt damit verbunden ...
Sobald ich den Autorouter mache (Einstellungen von https://electronics.stackexchange.com/a/132346/20610 ) ignoriert er die in der Mitte der Platine angeschlossene Thermik.
Ich habe versucht, die Grundebene erst nach dem Verlegen von Leiterbahnen hinzuzufügen, und es sieht besser aus, aber ich weiß, dass ich etwas falsch mache, da ich die Grundebene nicht auf der gesamten Platine erhalten kann.
Wie behebe ich dies, damit es automatisch korrekt geroutet wird und ich eine Grundebene mit allen damit verbundenen Thermiken erhalte?
Du hast größere Probleme als das, was du beschreibst. Auf dem zweiten Bild sehe ich zwei rote Spuren, die sich kreuzen. Dies kann darauf hindeuten, dass der Schichtaufbau falsch ist. Führen Sie einen DRC durch und prüfen Sie, ob Sie nur die Layer 1 und 16 aktiviert haben.
Suchen Sie auch nach Polygonen in anderen Layern, z. B. bRestrict. Zeigen Sie alle Ebenen an und schauen Sie genau hin, schalten Sie dann nur tRest und bRest ein und überprüfen Sie sie auch sorgfältig. Aus Ihren Bildern geht hervor, dass sich in diesen Schichten nichts befinden sollte.
DerStrom8
mächtige Maus3062
DerStrom8