Gestaltung von Kronen/Halblöchern mit EAGLE

Ich möchte einige gekerbte Pads oder "halbe Löcher" für Board-to-Board-Verbindungen verwenden, aber es fällt mir schwer, eine Referenz zu finden, die beschreibt, wie diese in meinem CAD-Paket meiner Wahl (EAGLE) angegeben werden. Mein Ansatz war folgender:

  • Erstellen Sie ein benutzerdefiniertes Paket
  • Legen Sie ein großes rechteckiges Pad auf die oberste Schicht.
  • Platzieren Sie ein weiteres Pad ähnlicher Größe an der gleichen x,y-Position auf der unteren Schicht
  • Platzieren Sie ein Via, dessen Bohrung innerhalb der Pads liegt
  • Hängen Sie im Geräte-Editor der Bibliothek beide Pads und das Via an denselben Pin an
  • Führen Sie im Platinenlayout den Platinenumriss durch die Mitte der Vias auf der Maßebene

Das Ergebnis sieht ungefähr so ​​aus: result http://files.zzattack.org/img/upload/tmp878E.png

Nun zu meiner Frage(n):

  • Was sind angemessene Pad-Breite/-Länge, Via-Durchmesser und Bohrdurchmesser für gekerbte Pads, die mit SOIC-Gehäusepads (0,05 Zoll Abstand) ausgerichtet sind?
  • Sollten die Pads bis zum Ende des Vias bis zur Mitte des Vias verlaufen, oder spielt es keine Rolle?
  • Kann ich den DRC-Fehler „Dimension“ beseitigen?
  • Gibt es vielleicht ein "bewährtes" Bibliothekspaket, das ich stattdessen hätte verwenden/modifizieren können?
Nur zu DRC: Sie erhalten immer DRC-Fehler, da Sie versuchen, Kupfer an den Rand der Leiterplatte zu legen. Sie können diese Fehler nur vorübergehend ignorieren.
Für das externe Speichern von Bildern abgelehnt. Jetzt ist es Fehler 404.

Antworten (2)

Wenn der Via-Ring klein ist und genügend Platz vorhanden ist, gibt es keine Begrenzung für die Ringgröße. Wenn jedoch nicht genügend Platz gepaart mit dichten Linien vorhanden ist, sollte die Ringgröße über 0,1 mm liegen.Min. Die Größe des Bohrers per CNC beträgt 0,3 mm. 6,3 mm ist die maximale Größe. Halbloch ist eine spezielle Technologie und die min. Apertur muss über 0,6 mm sein, es ist unsere Leiterplattenfähigkeit. Sie können es als Referenz sehen.

Stellen Sie zunächst sicher, dass Ihr PCB-Anbieter diese Art von Option anbietet, einige tun dies nicht.

Siehe auch diese Referenzen:

Kalotten-/Randplattierte Leiterplatten: Anmerkungen zur mechanischen/elektrischen Kontaktzuverlässigkeit

http://www.viasystems.com/documents/technology/application-note-castellated-holes.pdf

Keine der Referenzen beantwortet meine spezifischen Bedenken