Große SiGe-ASICs für digitale Logik

Ich versuche zu verstehen, ob es digitale ASICs mit zig Millionen Silizium-Germanium-Gattern gibt. In einem Kommentar in einem anderen Beitrag heißt es (Hervorhebung von mir) : „SiGe kann sogar mit einer halben Milliarde Gates ziemlich leicht 5 GHz erreichen “ – ich versuche, diese Aussage zu bestätigen oder zu widerlegen.

Unten ist, wie ich die Dinge verstehe. SiGe (beispielsweise SiGe 9HP von Global Foundries ) ist ein BiCMOS-Prozess, der zwei getrennte Technologien integriert. Es enthält eine "kostengünstige ausgereifte Siliziumbasis", nämlich den 90-nm-Si-Prozess. Darüber hinaus ermöglicht es die Verwendung von SiGe-NPN-Transistoren mit "außergewöhnlicher Hochfrequenzleistung".

Betrachtet man die Anwendungen des SiGe 9HP-Prozesses, so scheint es, dass diese NPN-Transistoren für analoge Zwecke verwendet werden, z. B. für LIDAR, RADAR, 5G, Ethernet usw. Ich habe keine Anwendungen gefunden, die NPN-Transistoren zum Aufbau digitaler Logik im großen Maßstab verwenden. Ein führender SiGe-Forscher hat eine Liste „ausgewählter SiGe-Schaltungen“ (siehe rechte Spalte) und keine davon scheint groß angelegte digitale Schaltungen zu sein.

Als Randbemerkung habe ich festgestellt, dass SiGe im Zusammenhang mit verspanntem Silizium verwendet wird , aber soweit ich weiß, ist verspanntes Silizium nur Si-CMOS.

Meine Fragen zum SiGe-Prozess sind:

  1. Werden SiGe-NPN-Transistoren zum Bau digitaler Gatter verwendet?
  2. Können digitale ASICs aus zig Millionen SiGe-Gattern gebaut werden?
  3. Wenn die Antwort auf 2) "ja" ist, gibt es öffentliche Beispiele?
  4. Wenn die Antwort auf 2) "nein" ist, warum nicht (z. B. Größe, Leistung, Ertrag, ...)?
Ich teile Ihre Besorgnis – Sie würden normalerweise in digitaler Logik MOS verwenden, um enorme statische Ströme zu vermeiden.
Kennen Sie den statischen Strom eines SiGe-NPN-Transistors?
Sie meinen Ruhe- oder Vorspannungsstrom , der benötigt wird, damit CML (Current Mode Logic) funktioniert. Ich glaube, ich musste in der Größenordnung von ein paar mA pro Logikgatter verwenden, um es zum Beispiel bei 40 GHz arbeiten zu lassen. Das ist übrigens im GlobalFoundries 8HP-Prozess, aber das wird in einem neueren Prozess nicht viel verkleinert, da die durch Verkabelung usw. eingeführten Parasiten ungefähr gleich bleiben. Ich denke, die Grenze (für die Geschwindigkeit) ist die maximal zulässige Stromdichte in den Transistoren. Je nach Transistor liegt diese Grenze in der Größenordnung von 10 bis 100 mA pro Transistor.

Antworten (1)

NPN- und PNP-Transistoren verbrauchen beim Aufbau von Logik mehr Strom. Sie müssen Strom durch den Basis-Emitter-Übergang leiten, um sie einzuschalten. In MOS ist der einzige Strom, den Sie in erster Ordnung benötigen, das Aufladen der Gate-Kapazität.

Aus diesem Grund hat CMOS Bipolar in fast allen Logikanwendungen ersetzt (es gibt Ausnahmen, wie z. B. ECL in PLL-Teilern).

Also um deine Fragen zu beantworten:

Werden SiGe-NPN-Transistoren zum Bau digitaler Gatter verwendet?

Ja. Dies geschieht entweder für sehr einfache, kleine Logik, wenn Sie möglicherweise einige hundert Steuergates in einem Leistungsverstärker oder ähnlichem benötigen (und Sie dabei die Kosten für das BiCMOS-Teil sparen können), oder wenn die Logik wirklich schnell sein muss (zum Beispiel in einigen der Bausteine ​​in PLLs).

Können digitale ASICs aus zig Millionen SiGe-Gattern gebaut werden?

Ich glaube zwar nicht, dass es einen physikalischen Grund gibt, warum dies nicht der Fall ist, aber der Strom, der zur Stromversorgung eines solchen Chips erforderlich ist, macht es praktisch unmöglich - es würde sehr heiß und teuer werden. Die Vorteile von CMOS machen es einfach zu einer hervorragenden digitalen Technologie.

Haben Sie Zahlen zum Strombedarf eines SiGe-NPN-Transistors?
Große SiGe-ASICs für digitale Logik
AntwortenHierDatenschutz-Bestimmungen1y, 0v