Helfen Sie mir, dieses Schieberegister-Zeitdiagramm zu verstehen

Mein grundlegendes Verständnis der Verwendung eines Schieberegisters zum Konvertieren von seriellen in parallele Daten lautet wie folgt:

  1. Bei jedem Taktimpuls wird der Zustand des seriellen Datenpins gelesen
  2. Wenn Daten gelesen werden, werden sie in die Register verschoben
  3. Wenn der Latch-Pin pulsiert, werden die Werte im Register an die parallelen Ausgangspins gesendet

Hier ist ein Zeitdiagramm für den 74HC595.

Geben Sie hier die Bildbeschreibung ein

SH_CP ist die Uhr und DS ist der serielle Datenpin. Am Anfang ist DS niedrig, und dann geht es hoch und dann beginnt der Latch zu pulsieren ... Dann verstehe ich es nicht wirklich. So wie es aussieht, verstehe ich nicht, was dieses Diagramm erklärt oder wie es für mich nützlich ist.

Antworten (1)

In diesem Diagramm passiert ziemlich viel.

  • Die Aufwärtspfeile auf der Uhr sagen Ihnen, dass die Dinge an der positiven Flanke der Uhr abgetastet werden

  • DS sind die eingehenden Daten, Sie können sehen, dass sie an der positiven Flanke von SH_CP abgetastet werden. (Sample-and-Hold-Takt, positive Flanke)

  • Es kommt aus Q0 bei der ersten positiven Flanke von ST_CP (Schieberegistertakt, wieder positiv)

  • Der Impuls erscheint dann beim nächsten Takt bei Q1 und so weiter

Das Diagramm zeigt also, dass der serielle Eingang von einem Ausgang zum nächsten zum nächsten verschoben wird.

Es zeigt auch, dass das Setzen von MR auf Low den internen Speicher zurücksetzt, aber die Ausgänge Q0–Q7 bis zum nächsten Zustand in ihrem Zustand bleiben. Der letzte Ausgang, Q7*, scheint sich bei der negativen Flanke zu ändern und sofort zurückgesetzt zu werden.

Zu guter Letzt, wenn OE(bar) hoch geht, gehen alle Ausgänge auf hohe Impedanz über.

Hilft das?

Sehr hilfreiche Antwort! Ich habe noch eine Frage, was bedeutet Sample and Hold ? Und warum müssen Sie nach der Probe halten? (Übrigens, ich bin neu in der digitalen Schaltung. Entschuldigen Sie, wenn dies eine naive Frage ist.)
Sample-and-Hold ist der Vorgang, bei dem der Eingangswert genommen und gespeichert wird, damit der Chip darauf reagieren kann. Die Daten werden bei steigendem Takt abgetastet und dann bis zum nächsten steigenden Takt auf diesem Wert gehalten. So funktioniert synchrone Logik - Sie können nach dem Unterschied zwischen synchroner und asynchroner Logik googeln. Eine synchrone Logik wie diese ist die üblichere der beiden und dadurch, dass Dinge alle zur gleichen Zeit und dann nicht dazwischen passieren, macht sie das System leichter zu verstehen und zu analysieren
Helfen Sie mir, dieses Schieberegister-Zeitdiagramm zu verstehen
AntwortenHierDatenschutz-Bestimmungen1y, 0v