Es gibt zwei Gründe, warum ich mir vorstellen kann, die Schreibimpulslänge zu begrenzen:

1. Wenn das Teil dynamische Latches verwendet, um die Adresse zu halten, können diese Latches ihren Wert möglicherweise nur für eine bestimmte Zeitdauer halten. Da die Adresse an der fallenden Flanke von /CE & /WE zwischengespeichert wird, der Schreibvorgang jedoch erst bei der steigenden Flanke beginnt, könnte die Erteilung eines Schreibbefehls an den Chip, der im Verhältnis zu der zum Abschluss eines Schreibzyklus erforderlichen Zeit lang ist, dazu führen dynamische Latches, die die Adresse vergessen, bevor der Schreibzyklus abgeschlossen ist.

2. Wenn das Gerät zu lange Schreibzyklen ablehnt, kann dies dazu beitragen, fehlerhafte Schreibvorgänge zu vermeiden, wenn ein Systembetrieb gestört wird (z. B. durch Stromausfall). Wenn dies jedoch der beabsichtigte Zweck wäre, würde ich eine Spezifikation erwarten, die angibt, dass Schreibimpulse innerhalb eines bestimmten Bereichs garantiert akzeptiert werden, Schreibimpulse außerhalb eines größeren Bereichs garantiert ignoriert werden und solche zwischen den beiden Bereiche können willkürlich akzeptiert oder ignoriert werden.

In beiden Fällen scheinen 1000 ns ein merkwürdig kurzes Maximum zu sein. Die Adresse muss für einen gesamten Schreibzyklus gehalten werden, sodass alle dynamischen Latches in der Lage sein müssten, damit umzugehen. Wenn die Zyklusbegrenzung vor streunenden Schreibereignissen schützen soll, sollte es trivial sein, sie so zu konstruieren, dass sie mit Systemen verwendet werden kann, die mit langsamen Taktraten laufen, und die Benutzerfreundlichkeit verbessert hätte.

Ich nehme an, Ihre Frage bezieht sich auf parallele EEPROMs.

Der Schreibimpuls (Zeit) ist eine Mindestspezifikation und hat typischerweise keine Obergrenze. Mit anderen Worten, die angegebene Zeit begrenzt die Schreibgeschwindigkeit (Bits/Bytes/Wörter pro Sekunde), aber die Chips arbeiten mit jeder niedrigeren Schreibgeschwindigkeit.

Hier ist zum Beispiel das Datenblatt für das 26C64-Schreibtiming:

Beachten Sie, dass es keine Obergrenze für die Chipauswahl oder das Schreibtiming gibt.

Zusatz:

Der 28C16, den Sie in den Kommentaren angesprochen haben, zeigt eine Einschränkung der frühen EEPROMs ... sie benötigten eine höhere Schreibspannung für den Schreib- / Löschzyklus der Zelle.
Dies bedeutete, dass sie nicht auf DC (die niedrigste mögliche Frequenz des Schreibzyklus) herunterarbeiten konnten.

CHIP-FREI

Der Inhalt des gesamten Speichers des AT28C16 kann durch die Operation CHIP CLEAR auf den High-Zustand gesetzt werden. Durch Setzen von CE auf Low und OE auf 12 Volt wird der Chip gelöscht, wenn ein 10 ms langer Low-Impuls an WE angelegt wird.

Wenn also der Schreibimpuls zu lang ist, löschen Sie den Chip.