In einer 2-Lagen-PCB mit einer dicht bestückten obersten Lage sollte aus EMI- und EMV-Sicht die Masseebene oben, unten oder beides sein und warum?

Angenommen, ich habe eine 2-Lagen-Leiterplatte mit den folgenden Eigenschaften:

  • Die oberste Schicht ist relativ dicht mit THT- und SMD-Bauteilen bestückt
  • Untere Schicht hat sehr wenige Spuren

Welche der folgenden Optionen ist aus theoretischer EMI- und EMV-Sicht die beste Option und warum?

  1. Obere Masseebene (Kupferguss)
  2. Untere Masseebene (Kupferguss)
  3. Sowohl obere als auch untere Masseebene mit verbindenden Vias

Wenn Sie der Meinung sind, dass eine andere Option, die nicht aufgeführt ist, besser sein könnte, schlagen Sie sie bitte vor und erklären Sie, warum.

Dies ist eine theoretische Frage, daher habe ich kein konkretes Beispiel zu zeigen. Melden Sie gerne einige Praxisbeispiele.

Ich vermute, dass Option 2 die beste wäre, da sie es dem Strom ermöglicht, den Weg des geringsten Widerstands zu wählen und große Schleifen zu vermeiden, obwohl Option 3 je nach Layout möglicherweise auch sinnvoll sein könnte.

Warum denkst du, dass 1 oder 2 besser ist als 3? Betrachtet man die Rückwege, ist Option 3 mindestens so gut wie 1 und 2, da es beide sind ...
Wenn Sie das Brett auf den Kopf stellen, wird oben unten ... was ist Ihre Frage?
@Andyaka, der Punkt ist, dass eine Ebene dicht mit Komponenten und Spuren besiedelt ist (dh in diesem Fall die obere, aber was das Problem betrifft, kann es die untere sein).
Warum setzen Sie Ihre SMDs in einem gemischten Tech-Board oben drauf? Im Allgemeinen haben Baugruppen mit gemischter Technologie die SMDs auf der Unterseite (Kupfer) zusammen mit den meisten Leiterbahnen; Dies wurde ursprünglich getan, um das Single-Pass-Wellenlöten aller Dinge zu ermöglichen, ermöglicht aber auch, dass die obere (Komponenten-) Seite als Masseebene in einer zweischichtigen Platine dient.
@ThreePhaseEel Fast niemand will heutzutage SMDs wirklich mit Welle löten, weil dies die Auswahl der Komponenten ziemlich einschränken würde. Die kleinen Kondensatoren und dichten ICs funktionieren nicht mit Wellen. Somit gehen SMDs und THs auf die gleiche Seite.
@TemeV - Ich stimme zu, dass Sie 2019 wahrscheinlich keine Lötplatinen winken werden, es sei denn, Sie führen eine sehr kostengünstige Bestückung durch, aber trotzdem hätte ich meine SMDs viel lieber auf der Lötseite der Platine. um eine relativ ununterbrochene Masseebene auf der Komponentenseite zu ermöglichen.
@ThreePhaseEel es macht keinen Unterschied, Sie können die GND-Ebene auf der Lötseite und SMDs auf der Komponentenseite haben. Die TH-Komponenten nehmen auf beiden Seiten den gleichen Kupferraum ein.
Und tatsächlich möchten Sie vielleicht die TH-Komponenten wellenlöten, und dann ist es von Vorteil, keine SMDs auf der Lötseite zu haben.

Antworten (2)

Sie möchten eine möglichst solide Grundfläche, also sollten Sie den Boden unten haben und vorzugsweise keine anderen Spuren dort haben.

Für eine bessere Kupferbilanz sollten Sie das Kupfer auch auf die oberste Schicht gießen, um die leeren Räume zu füllen. Wenn es keine bessere Verwendung dafür gibt, ist es eine gute Wahl, die Gussteile mit Durchkontaktierungen mit der unteren Grundebene zu verbinden. Dies hat jedoch wenig bis gar keine Auswirkungen auf die EMV-Leistung.

Von Ihren Optionen ist also die Nummer 3 die beste, aber wenn Sie nur die EMV-Leistung in Betracht ziehen, ist die Option 2 praktisch gleich gut.

Bei diesen Fragen zu 2-Lagen-Boards möchte ich jedoch immer daran erinnern, dass 4-Lagen-Boards heutzutage billig sind und die Verwendung von 2-Lagen nur dann empfohlen wird, wenn Sie auf den letzten Cent sparen müssen, dh wenn Sie große Mengen haben. Andernfalls überwiegen die höheren Designkosten von zwei Schichten die höheren Produktionskosten von 4 Schichten

+1 für den Hinweis auf die Möglichkeit der 4-Lagen-Platine.

Ein Kupferguss zwischen einer Reihe von Komponentenspuren ist NICHT dasselbe wie eine Masseebene. Dies liegt daran, dass der springende Punkt einer Masseebene darin besteht, Strömen den kürzestmöglichen Weg mit der niedrigsten Induktivität (kleinste Schleife) zu bieten. Dies passiert nicht in einem Kupferguss, der mit Komponentenpads und Leiterbahnen durchsetzt ist, da die Masse-/Rückströme den langen Weg um alle Unterbrechungen herum nehmen müssen.

Es ist nur ein Kupferguss, sodass weniger Ätzmittel erforderlich ist, und sorgen Sie für eine symmetrischere Kupferbalance auf beiden Seiten der Platine (um ein Verziehen zu verhindern), die mit einem festen Potenzial verbunden wurde, damit sie nicht schwimmt und EMI-Probleme verursacht.

Mit dieser Einstellung:

Option 1 ist überhaupt keine Grundebene.

Option 2 ist eine Masseebene.

Option 3 besteht nicht aus zwei Masseebenen, die durch Durchkontaktierungen verbunden sind. Es ist ein Kupferguss auf der Oberseite, der über Kupferguss mit einer Masseebene auf der Unterseite verbunden wurde.

Beantworten Sie das OP also mit Option 2? Deine Antwort sagt nicht...
@TonyM Mir ging es darum, dem OP die Fakten mitzuteilen und ihn seine eigenen Schlussfolgerungen ziehen zu lassen. Aus EMI/EMV-Sicht sollte der Unterschied zwischen 2 und 3 keine Rolle spielen. Das heißt aber nicht, dass 2 und 3 in allen anderen Belangen gleich sind.
In einer 2-Lagen-PCB mit einer dicht bestückten obersten Lage sollte aus EMI- und EMV-Sicht die Masseebene oben, unten oder beides sein und warum?
AntwortenHierDatenschutz-Bestimmungen1y, 0v