4 Lagen Leiterplattenstapel - (Signal, Signal, Leistung, Masse)

Ich habe ein Board für ein Projekt entwickelt und die Firma, die es in einem steckbaren Modul zusammenbauen wird, hat mich gerade um eine seltsame Modifikation gebeten.

Derzeit ist es eine 4-Lagen-Platine : oberes Signal, Masse, Leistung, unteres Signal. Ziemlich normal.

Sie wollen, dass ich die Masseebene mit der unteren Signalschicht tausche . Auf diese Weise können sie das mechanische Gehäuse (das einen großen Kühlkörper hat) mit einer dünnen Graphitschicht leicht mit der Masseebene kontaktieren. Sie zielen darauf ab, die Wärmeableitung einiger kritischer Komponenten zu verbessern, die bereits durch das freiliegende Pad der Komponente mit der Masseebene kontaktiert sind.

Ich versuche herauszufinden, ob das eine schlechte Idee ist oder nicht. Hier meine Überlegungen:

  1. Die Signale, die in der Platine geroutet werden, sind nicht HF, höchstens 10 MHz, und es gibt keine Rechteckuhren in der Platine.
  2. Die schnellsten Flanken einiger Signale haben eine Einschwingzeit von wenigen µm und kommen durch einen Stecker von einer anderen Platine, sodass sie wahrscheinlich bereits durch die parasitäre Kapazität des Steckers gefiltert werden.
  3. Die Referenzschichten so weit von den Signalschichten entfernt zu haben, scheint eine schlechte Idee für die Rückwege zu sein. Ein besserer Stapel könnte sein: (oberes Signal, Leistung, Signal, Masse).
  4. Andererseits verringert die Vergrößerung des Abstands von den Referenzebenen dieser kritischen Komponenten (einige sehr rauscharme TIAs) die parasitäre Eingangskapazität (derzeit bei etwa 0,5 pF), wodurch das Ausgangsrauschen der TIA-Konfiguration verringert wird.

Was sind deine Gedanken?

Einige Antworten auf Ihre Kommentare:

Wäre es möglich, einfach Polygongüsse auf der unteren Schicht hinzuzufügen?

Es könnte sein, aber es gibt eine Reihe von Signalen in einem Bereich, der nicht umgeleitet werden kann. Da der Graphit leitfähig ist, würde ich mich nur auf den Lötstopplack verlassen, um Kurzschlüsse zu vermeiden, und die Isolation auf den Vias könnte ein Problem sein (ich kann keine Tented Vias verwenden).

Sind die Signalschichten mit Erde geflutet?

Zurzeit nicht. Hauptsächlich, um die Eingangskapazität der TIAs gegen Masse zu reduzieren, aber es gibt einige Bereiche, die ich definitiv füllen kann.

Können die heißen Komponenten auf die Unterseite der Leiterplatte gelangen?

Nein, sie müssen sich aufgrund anderer Montage- und Routingbeschränkungen auf der obersten Ebene befinden.

Interessiert es sie wirklich, wo sich die Power-Schicht befindet, oder wollen sie nur den Boden unten?

Sie haben nur darum gebeten, dass der Boden unten ist. Deshalb habe ich den alternativen Stack (Top Signal, Power, Signal, Ground) in Betracht gezogen.

Graphit ist elektrisch leitfähig. Wenn Ihre Vias nicht vollständig gefüllt / gefüllt sind, befinden Sie sich in einer ganzen Welt voller Probleme.

Darüber mache ich mir auch große Sorgen. Wenn ich den Bereich nicht vollständig von Signalspuren befreie, verlasse ich mich außerdem nur auf die Isolierung durch den Lötstopplack, der leicht zerkratzt werden kann.

Ich glaube, dass die Änderung vorgenommen werden könnte, um zu funktionieren. Wenn das Platinendesign abgeschlossen ist und diese Änderung angefordert wird, bedeutet dies eine Neugestaltung, die sich auf Ihren Zeitplan und Ihre Entwicklungskosten auswirkt. Ich frage mich, ob es möglich wäre, anstatt den Stapel zu ändern, einfach Erdungspolygone auf der unteren Schicht hinzuzufügen, die so positioniert sind, dass sie den Kühlkörper kontaktieren? Das könnte eine weniger dramatische Änderung sein, obwohl es schwer zu sagen ist, ohne Ihr Design zu sehen.
Dies erzeugt wahrscheinlich einen asymmetrischen Stapel; Dies führt wahrscheinlich zu einer übermäßigen Verbiegung und Verdrehung im Reflow-Prozess (vorausgesetzt, es handelt sich um eine Reflow-Platine).
Sind die Signalschichten mit Erde geflutet? Wenn Sie Signal-Signal-Ebene-Ebene haben, ist die Platine unsymmetrisch und könnte sich während des Leiterplattenherstellungsprozesses aufgrund der unterschiedlichen Wärmeausdehnungseigenschaften verziehen.
Können die heißen Komponenten auf die Unterseite der Leiterplatte gelangen? Auf diese Weise kommen sie näher an den Kühlkörper heran und es gibt weniger Wärmewiderstand.
Interessiert es sie wirklich, wo sich die Power-Schicht befindet, oder wollen sie nur den Boden unten?
Graphit ist elektrisch leitfähig. Wenn Ihre Vias nicht vollständig gefüllt / gefüllt sind, befinden Sie sich in einer ganzen Welt voller Probleme.
Vielen Dank für Ihre Kommentare! Oben habe ich die Antworten auf Ihre Fragen hinzugefügt.
Wenn die Platine so viel Wärmelast trägt, wie wäre es, wenn Sie die Möglichkeit einer Aluminiumkernplatine in Betracht ziehen?
Aus diesem Grund sollten sich Maschinenbauingenieure vom PCB-Design fernhalten
Ich stimme zu, Signal-Power-Signal-Ground klingt im Allgemeinen nach einem besseren Stack. Wenn bekannt ist, dass einige Elemente durch parasitäre Kapazitäten Rauschen mit einem Signal koppeln, entfernen Sie diese Elemente, indem Sie die Ebene weiter weg bewegen, wie Sie darauf hingewiesen haben, oder erzeugen Sie selektive Hohlräume ... Für das Isolationsproblem sind Thermofolien (einschließlich selbstklebender Einsen) sind Möglichkeiten. Die Wärmeleitfähigkeit pro Fläche ist nicht groß, würde sich aber über eine große Fläche verteilen.
Was mir vor langer Zeit gesagt wurde, ist, dass asymmetrische Aufbauten schlecht sind und dazu führen, dass sich das Board verzerrt. (In diesem Fall wäre symmetrisch Signal, Ebene, Ebene, Signal ODER Ebene Signal Signalebene.) Wenn Sie Signalebene, Signalebene sagen, nun, das ist nicht symmetrisch. Wie groß das Problem im wirklichen Leben ist, weiß ich nicht. Ich sehe, dass @PeterSmith diese Sorge ebenfalls erwähnt hat.
@mkeith: nicht unbedingt, wenn Sie Kupfer auf Signalschichten ausgleichen, indem Sie leere GND-Bereiche füllen, können Sie etwas Akzeptables tun. Wenn Sie jedoch viele Signalspuren haben, wird das Füllen mit Kupfer schwierig. Es kommt also auf das Design an. Es muss mit Fab House besprochen werden.

Antworten (2)

Eine andere PCB-Konfiguration spielt keine Rolle, wenn:

1) Das Ändern der Kapazität von Masse zu einer bestimmten Ebene spielt keine Rolle. (und auch Übertragungsleitungseffekte). Es ist "praktisch", die Masseebene in der Mitte zu haben, da Sie den meisten Ebenen der Masseschicht eine kleine parasitäre Kapazität geben. Indem die Masseebene zur unteren Schicht gesendet wird, wird die Kapazität zur Masseebene von den Signalschichten erhöht, die sich oben befinden. Die Induktivität der PCB-Leiterbahn wird erhöht, je weiter sie von Masse entfernt ist, was hauptsächlich Hochgeschwindigkeitsschaltungen betrifft.

Geben Sie hier die Bildbeschreibung einAbbildung aus Electromagnetic Compatibility Engineering von Henry W Ott

2) Der Rückstrom bleibt erhalten, denken Sie daran, dass die Erdungsebene den Rückstrom führt. Wenn die Ebenen ausgetauscht werden, setzen Sie keine Schlitze in die Grundebene, wenn sie auf die oberste Ebene verschoben wird. Dies ändert die Leistung der Masseebene und könnte zu weiteren EMI-Problemen und Gleichtaktproblemen führen, da die Rückströme um die Schlitze in der Masseebene herumlaufen müssen.Geben Sie hier die Bildbeschreibung ein

Es hört sich nicht so an, als wäre dies in Ihrem Fall schwierig, wenn Sie keine Hochgeschwindigkeitsanforderungen oder andere empfindliche analoge Schaltungen mit Rauschanforderungen haben. Wenn Sie empfindliche Schaltkreise haben, ist möglicherweise ein kreativeres Layout erforderlich.

Hier ist eine gute Lektüre zu regelmäßigen Stapeln

Beachten Sie, dass es andere Optionen für das Wärmemanagement gibt, z. B. den Wechsel zu einem höheren Gewicht von Kupfer oder Kühlkörpern. Leistungsebenen können in einigen Fällen auch für das Wärmemanagement verwendet werden ODER wenn Sie Platz auf mehreren Ebenen haben, verwenden Sie so viele Ebenen wie möglich. Ich habe in der Vergangenheit mehrere Schichten verwendet, aber ich habe keine strengen Lötanforderungen.

Der Abstand zwischen zwei oberen Schichten beträgt etwa ~4.63mil und zwischen den beiden mittleren Schichten ~38mil (je nach Hersteller), was einem Abstand von 117um und 960um entspricht. C = ϵ 0 ϵ r EIN d wo ϵ 0 = 8.854 e − 12 und ϵ r = 4.4 (auch herstellerabhängig) EIN = 144 e − 6 . Ich bekomme 48 pF zwischen den äußeren Ebenen für eine 144 cm ^ 2-Platine und 6 pF zwischen den innersten Schichten. Die Reihenfolge dieser Ebenen macht einen Unterschied mit der Kapazität. Darüber hinaus werden die Gegeninduktivität und der Übertragungsleitungseffekt auch einen Unterschied in der Bestellung machen, wahrscheinlich nicht für das OP
D'oh, egal, habe meine Kräfte falsch verstanden, nF falsch in pF umgewandelt. Der Ärger mit Mathe am Abend!
Keine Sorge, cm^2 bekommt mich immer, ich konvertiere es jetzt normalerweise direkt in m^2

Es ist keine gute Idee, zwei aufeinanderfolgende Signalschichten zu behalten. Denn es erzeugt Übersprechen / Interferenzen in den Signalleitungen.

Wenn Sie im schlimmsten Fall aufeinanderfolgende Signalebenen platzieren möchten, sollten Sie die Signalleitungen in diesen Ebenen senkrecht zueinander platzieren.

4 Lagen Leiterplattenstapel - (Signal, Signal, Leistung, Masse)
AntwortenHierDatenschutz-Bestimmungen1y, 0v