GND-Ebene und Durchkontaktierungen auf einer zweilagigen Leiterplatte

Ich versuche, mein erstes zweischichtiges PCB-Layout mit diesem Beispielschema zu erstellen:

Geben Sie hier die Bildbeschreibung ein

Ich verwende SMD-Elemente, die ich auf der obersten Schicht platzieren würde. Außerdem würde ich einen Ratsnet-Bereich als GND auf der obersten Ebene erstellen.

Ich würde einen Ratsnet-Bereich für den SW-Pin, die Ausgangsinduktor-Pins und die Boost-Kondensator-Pins erstellen. In diesen Bereichen würde ich einige Durchkontaktierungen setzen und sie mit einem Rattennetz auf der unteren Ebene verbinden.

Ich bin mir nicht ganz sicher, ob das so weit richtig ist oder ob ich das Beispiel falsch verstanden habe. Denn dann verstehe ich die 'zusätzlichen Vias auf GND' der Kondensatoren nicht.

Wenn der GND-Bereich auf der untersten Ebene liegen soll, was ist mit der Leiterbahn vom SW-Pin?

Was meinst du mit einem "Rattennestgebiet"? Normalerweise sind das "Rattennest" die Linien, die Ihr CAD-Tool anzeigt, um Verbindungen anzuzeigen, die noch nicht hergestellt wurden. Es sollte kein Rattennest mehr übrig sein, wenn das Design fertig ist.
@ThePhoton Ich verwende Eagle CAD. Zeichnen Sie ein Polygon und verwenden Sie dann 'Ratsnet'
Warum noch den Trace von cboost zu sw unter dem Chip laufen lassen?

Antworten (2)

Ich bin mir nicht ganz sicher, ob das so weit richtig ist oder ob ich das Beispiel falsch verstanden habe. Denn dann verstehe ich die 'zusätzlichen Vias auf GND' der Kondensatoren nicht.

Vias haben eine Induktivität mit jeweils wenigen nH (je nach Größe und dies kann berechnet werden). Wenn Sie Durchkontaktierungen parallel schalten, schalten Sie auch ihre Induktivität parallel, und wenn Sie Durchkontaktierungen verdoppeln, halbieren Sie die Induktivität. Parasitäre Induktivität erzeugt weitere Verluste und kürzere Anstiegszeiten in Schaltanwendungen, daher ist eine Verringerung der Induktivität eine gute Sache. Durchkontaktierungen haben auch einen geringen Widerstand, sodass parallele Durchkontaktierungen auch den Widerstand verringern.

Wenn der GND-Bereich auf der untersten Ebene liegen soll, was ist mit der Leiterbahn vom SW-Pin?

Die Leiterbahn vom SW-Pin würde bei Verwendung eines 4-Lagen-Designs (SIG-GND-PWR-SIG) auf eine der internen Schichten oder die untere Schicht gehen. Wenn Sie einen 4-Schichten-Stapel haben, befindet sich die Grundschicht wahrscheinlich (idealerweise) auf einer der internen Ebenen.

Wenn Sie ein 2-Layer-Design verwenden, würde die SW-Spur auf die untere Ebene gehen und die GND wäre auf der Oberseite.

Oh toll. Danke. Die Vias im Boden werden also nur auf GND gelegt, sie sind nicht dazu da, das Signal von einer Schicht zur anderen zu übertragen, oder? Können Sie ein Beispiel geben, wie ich berechnen kann, welche Größe ich benötige?
Die Durchkontaktierungen auf der Grundebene (für eine zweischichtige Platine) würden zwischen den oberen Komponenten und der Grundschicht verlaufen. Bei einer 4-Lagen-Platine würde ich eine Erdungsschicht auf die oberste Schicht gießen UND die Durchkontaktierungen zur inneren Erdungsschicht führen. Soweit die Leiterbahn geht, muss sie auf einer anderen Ebene als oben oder unten verlaufen, um die anderen Leiterbahnen zu umrunden, daher benötigen Sie dort Durchkontaktierungen. (um von oben nach innen oder unten für die Boost-Kondensator-Spur zu gehen).
Hier ist ein Via-Rechner circuitcalculator.com/wordpress/2006/03/12/pcb-via-calculator Auf den meisten Leiterplatten beträgt die Beschichtungsdicke 1mil
Eine weitere gute Sache, die Sie tun können, ist, wenn Sie sich nicht sicher sind, gibt es eine Bewertungstabelle mit allen Ebenen darin: ti.com/general/docs/lit/…
Der Maßstab mag etwas anders sein, aber Sie können in der Regel eine 0603 oder 0805 verwenden, um Entfernungen zu ermitteln und über Größen zu schätzen.

Ich würde Gnd-Layer auf beiden Seiten platzieren, wo immer kein Signal ist. Verbinden Sie die Ebenen mit Durchkontaktierungen namens Gnd. Viel Gnd-Abdeckung, viele Durchkontaktierungen. Mehr Masse schadet nie und es muss weniger Kupfer von der verkupferten Platine entfernt werden.

Ich kaufe regelmäßig Boards von iteadstudio.com, ich lasse alle Gnd auf, die ich kann.

GND-Ebene und Durchkontaktierungen auf einer zweilagigen Leiterplatte
AntwortenHierDatenschutz-Bestimmungen1y, 1v