Kontrollierte Impedanz in Anwesenheit von Durchkontaktierungen und Durchgangslochkomponenten (PTHs)

Wir haben einige kontrollierte Impedanzspuren auf Schicht 4 einer Platine. Schicht 3 ist eine GND-Ebene. Schicht 5 ist eine 3,3-V-Ebene. Beide Ebenen sind ununterbrochen (sie nehmen die gesamte Schicht ein), mit Ausnahme von Durchkontaktierungen und Löchern.

Es gibt viele Löcher auf dieser Leiterplatte, weil wir viele Durchgangslochverbinder haben. Siehe das nicht so schöne Bild unten:

Spuren gehen durch Löcher

Die weißen Kreise sind die Löcher in der Platine. Meine Frage ist, wie wirken sich all diese Löcher auf die Impedanz der Spuren aus? Gibt es einen Mindestabstand, der von den Löchern eingehalten werden sollte, um sicherzustellen, dass die Impedanz innerhalb der angegebenen Toleranzen liegt (z. B. 100 Ohm +- % 5-10 für Differenzleitungen)?

Eine andere etwas ähnliche Frage: Betrachten Sie das Bild unten:

Spuren über den jeweiligen Ebenen

Nehmen wir an, dass Schicht 3, die GND-Ebenenschicht, nun in 2 aufgeteilt ist, einen AGND- und einen DGND-Abschnitt. Behalten die Leiterbahnen, die vollständig auf einer einzigen Ebene verlaufen (wie im Bild), den kontrollierten Impedanzwert bei? Gibt es eine Grenze dafür, wie nahe sie an die Kanten der Ebenen herankommen können, bevor sie anfangen, Abweichungen von der charakteristischen Zielimpedanz zu zeigen?

Ich habe nicht die Zeit, darauf die Antwort zu geben, die es verdient, aber ich will eines sagen. Führen Sie keine Spuren zwischen verschiedenen Grundebenen. Das ist schlecht.
Zwischen Bodenplatten? Ja, das machen wir nicht. Aber ich frage mich, wie sich die beiden oben beschriebenen Situationen auf die charakteristische Impedanz auswirken.
@Kortuk: Wie gesagt, wir überfliegen KEINE Bodenflugzeuge . Ich würde es begrüßen, wenn Sie die anderen beiden oben beschriebenen Situationen kommentieren, anstatt sich Sorgen zu machen, dass ich über die beiden Ebenen hinweggehe :) (Die Wirkung von Durchgangsloch-Pads und die Wirkung von Ebenenteilungen, falls ich es nicht bin sie überqueren)
"Ja, das machen wir nicht." Ich habe das nicht vermisst. Keine Sorge, der Kommentar wurde im Großen und Ganzen für die Öffentlichkeit hinzugefügt, wie andere auch erfahren können. Ich muss meine Kopie von High Speed ​​Digital Design finden, um Ihnen eine eindeutige Antwort zu geben, und ich bin erst kürzlich umgezogen.
Wie Kortuk sagt, würde hier wahrscheinlich High Speed ​​Digital Design Abhilfe schaffen.
@SomethingBetter, ich habe einige Zeit damit verbracht, ich habe einige Ideen, welche Auswirkungen es haben würde, aber ich muss wirklich einige Rechenmodelle erstellen, um Ihnen mehr zu sagen, als andere Ihnen bereits gesagt haben.

Antworten (3)

Wenn die Höhe zwischen der Signalspur und der Masseebene h beträgt , lautet eine gute Faustregel, alle potenziell störenden Merkmale mindestens 3 Stunden von Ihren Spuren entfernt zu halten . Wenn Sie mehr Trennung schaffen, ist das noch besser.

Wenn die Spurlänge bei Ihren interessierenden Frequenzen weniger als 1/10 Wellenlänge beträgt, was durch die Anstiegs- und Abfallzeiten Ihrer digitalen Signale bestimmt wird, denken Sie daran, dass es wahrscheinlich nicht so wichtig ist, was Sie tun. Das ist eine Leiterbahnlänge von 1,4 Metern bei 10 MHz oder 14 cm bei 100 MHz. Wenn Ihre Skizze Durchgangslöcher mit einem Abstand von 0,1 Zoll zeigt, sieht es so aus, als wäre Ihre Platine kleiner als 1 Zoll im Quadrat, und Sie könnten mit Signalen von weit über 100 MHz davonkommen, ohne sich übermäßig Gedanken über kontrollierte Impedanz und sorgfältige Abschlüsse zu machen.

Bearbeiten

Das soll nicht heißen, dass Sie gute Konstruktionspraktiken völlig ignorieren und Ihre Grundebene loswerden oder Spuren über Schlitze in der Grundebene führen sollten, wie in den Kommentaren unten angegeben. Außerdem sind die obigen Entfernungswerte (1,4 m und 14 cm) von meiner ursprünglichen Antwort korrigiert.

Gute Faustregeln, aber diese Situation ist etwas Besonderes, da es sowohl eine Masse- als auch eine Leistungsebene gibt, die beide dazu beitragen, Störungen zu minimieren. Naiverweise könnten Sie die Anforderung auf 2h oder 1,5h reduzieren , aber es wäre wahrscheinlich besser, die Faustregel in Situationen zu verwerfen, die erheblich von der Norm abweichen, wie diese (die Norm ist eine Grundebene unter der Leiterbahn, und Luft oben).
Außerdem gilt die 1/10-Wellenlängenregel für die gesamte Länge des Leiters. Angesichts der Tatsache, dass diese Platine viele Anschlüsse enthält, schätze ich, dass es sich um eine Art Backplane oder Schnittstellenkarte handelt, sodass die 1/10-Regel nicht nur für diese Platine gelten würde, sondern für die gesamte Länge der Schnittstellenkarten und / oder angeschlossenen Kabel.
@KevinVermeer, Gute Punkte. Bei Ihrem ersten Kommentar sollte eine 3-Stunden-Regel jedoch immer noch "sicher" sein. Wenn er also keinen Zugriff auf Hyperlynx oder ähnliches hat, scheint es am besten, sich an diese Regel zu halten.
@ThePhoton, Es gibt eine lustige Geschichte, die im digitalen Hochgeschwindigkeitsdesign eines Unternehmens erzählt wird, das die 1/10-Wellenlängenregel befolgte, aber beim Entwerfen Induktivität und Kapazität der Leitung nicht berücksichtigte und auch keine Terminierung verwendete. Der Ring war so hoch, dass die Kopplung von einem zum anderen mehr als etwa 50 % des ursprünglichen Signals betragen konnte und ein Signalsprung bei einer Zustandsänderung das Signal mehr als verdoppeln konnte.
@Kortuk, Sie denken vielleicht an eine Anekdote in Johnson & Graham über ein Unternehmen, das versucht hat, einen Prototyp einer ECL-CPU mit Wire-Wrap zu erstellen ... ... Ich habe vergessen, die Dielektrizitätskonstante des PCB-Materials bei der Berechnung kritischer Abstände in zu berücksichtigen meine Antwort; Ich werde das reparieren.
@Kortuk, ein wahrscheinlicherer Fehler als das vollständige Ignorieren der L's & C's besteht darin, mit einer Logikfamilie mit viel schnelleren Anstiegs- und Abfallzeiten als erforderlich zu entwerfen und dann den kritischen Abstand von der Taktfrequenz anstelle von Anstiegs- und Abfallzeiten zu berechnen. Andererseits wurden einst Tausende und Abertausende von sehr großen, funktionierenden, diskreten Logikdesigns entwickelt, ohne an kontrollierte Impedanz oder Terminierung zu denken.
@ThePhoton, ich würde zustimmen, dass dies beim Entwerfen der beständigste Fehler war, den ich gesehen habe. Ich kenne nur viele Ingenieure, die denken, wenn sie unter Übertragungsleitungsentfernungen liegen, können sie es einfach als ideales Kabel behandeln und Induktivitäts- und Kapazitätsprobleme ignorieren. Normalerweise nicht sehr groß, aber ich bin überall ein Fan von Quellenterminierung.
Das Board ähnelt der Backplane, aber ich habe nur einen Teil davon gezeigt. Tatsächlich ist es weit über 300 mm x 300 mm. Die längste Spur, die ich darauf habe, beträgt ungefähr 250 mm und soll bei 100 MHz (LVDS) umschalten.
@SomethingBetter, ignoriere bei diesen Geschwindigkeiten und Entfernungen, was ich über "Du kannst mit viel davonkommen" gesagt habe. Sie tun definitiv das Richtige, indem Sie sorgfältig auf kontrollierte Impedanz und saubere Abschlüsse achten.

Die charakteristische Impedanz der Leiterbahn, entweder die von Mikrostreifen oder der Streifenleitung, wird unter Berücksichtigung des PCB-Aufbaus/der Geometrie ohne Durchkontaktierungen bestimmt. Beim 3- fachen der berechneten erforderlichen Spurbreite wird fast das gesamte ( e –3 ) des ursprünglichen Signals dissipiert sein.

Der Signalrückweg ist wichtig für schnelle Ströme. Bei hohen Frequenzen folgt der Strom dem Pfad der geringsten Induktivität, nicht des geringsten Widerstands, was normalerweise der Pfad ist, der der Signalspur am nächsten liegt. Die Rückstromdichte fällt umgekehrt mit 1 + (D/H) 2 an einem Punkt ab, der D Einheiten entfernt von der Signalspur auf einer H Einheiten dicken Rückführschicht liegt [1] .

Man muss also zusätzlich zur Leiterbahnbreite W auf das D/H-Verhältnis achten: Bleiben Sie 3xB und 4xH von der Leiterbahn entfernt (4,36xH .. für 95% Verlustleistung).

[1] Siehe Gl. 5.1, S. 190, von High-Speed ​​Digital Design von H. Johnson, M. Graham.

Für die erste Frage würde ich das Board in HyperLynx oder einem ähnlichen Signalintegritätstool nach der Route analysieren. Wenn ich kein solches Werkzeug hätte, würde ich den Abstand zum Loch auf 20 mil oder das 4-fache der Leiterbahnbreite halten, je nachdem, was größer ist.

Kontrollierte Impedanz in Anwesenheit von Durchkontaktierungen und Durchgangslochkomponenten (PTHs)
AntwortenHierDatenschutz-Bestimmungen1y, 0v