Leiterplatte, Pads mit Löchern, aber mit unterschiedlichen Netzen auf Ober- und Unterseite

Ich brauche Pads mit Löchern in der Leiterplatte, aber die Ober- und Unterseite der Pads müssen unterschiedliche Netze haben, dh die Ober- und Unterseite müssen isoliert sein. Hier ist das Bild Geben Sie hier die Bildbeschreibung ein
. Kann dies für die Leiterplattenhersteller hergestellt werden? Wenn ja, wie gestalte ich das in Altium?

Interessante Frage. Wenn Sie Ihre eigene doppelseitige Leiterplatte herstellen würden, wäre dies der Standardzustand - Durchkontaktierungen nicht durchkontaktiert. Ich glaube, es ist die Bohrreihenfolge. X Löcher bohren, dann plattieren, dann die restlichen bohren.
@carveone Aber Vias haben Pads mit demselben Netz in allen Schichten, dieses nicht.
Ja. Das ist wahr - Sie würden dadurch Fehler bekommen. Ich habe nur mehr an den Herstellungsprozess als an den PCB-Designprozess gedacht!
Ich habe die Frage ein paar Mal gelesen und sehe, was Sie wollen. Was genau ist der Sinn, dies zu tun?
@MattYoung Viele Koaxialkabel auf kleinem Raum
Es hört sich so an, als ob Sie planen, die Abschirmung auf eine Seite der Platine und den Innenleiter auf die andere Seite zu löten, was sich im Grunde nach einem Montage- (und Zuverlässigkeits-) Albtraum anhört. Haben Sie schon einmal daran gedacht, die Pads einfach an den Rand der Platine zu bringen (keine Löcher) und dort zu verlöten? Ich habe tatsächlich so etwas in bestimmten Kabelbaugruppen gesehen.
@DaveTweed Du hast Recht. Aber ich habe viele Reihen von Pads. Ich kann nicht alle Pads an den Rand bringen. Danke aber für den Vorschlag
@DaveTweed - Stimmt nicht. Dies kann ein sehr zuverlässiger Weg sein, um Drähte an einer platzbeschränkten Leiterplatte anzubringen. Wir verwenden oft eine Durchkontaktierung, die genau auf die Drahtisolierung passt, stecken den Draht durch und löten ihn auf der anderen Seite. Ziemlich robust.

Antworten (4)

Ich sehe keinen Grund, warum Sie keinen Footprint mit überlagerten Pads oben und unten erstellen können, die zu verschiedenen Pins führen. Geben Sie das Loch einfach als unbeschichtet an. Wenn Sie vermeiden, eines der Löcher zu bohren (machen Sie es zu einem SMT-Pad), können Sie möglicherweise alle DRC-Fehler mit wenig Aufwand vermeiden (andernfalls kann es beschweren, dass die beiden gebohrten Löcher nicht genügend Spiel haben).

Altium versteht definitiv, dass übereinander liegende Pads, die durch ein nicht plattiertes Loch getrennt sind , nicht verbunden sind.

Bearbeiten: Es scheint dies nur zu verstehen, wenn das nicht plattierte Loch Teil eines einzelnen Pads ist. Andernfalls denkt es, dass sie verbunden sind, sogar mit einem nicht plattierten Loch.

Ich habe dies mit einem einfachen Pad oben und einem Multilayer unten versucht, unplattiertes Loch und Padstack so bearbeitet, dass Kupfer nur unten ist, und es gibt immer noch einen Kurzschlussfehler im DRC-Check, trotz des unplattierten Lochs. Die 3D-Ansicht zeigt, dass das Kupfer nicht vorhanden ist, also nimmt das DRC von Altium es nicht wahr.

In Bezug auf Ihre fabelhafte Frage gibt es möglicherweise einige, die keine unplattierten Löcher machen oder eine Prämie verlangen, aber alle Orte, mit denen ich zu tun habe, haben kein Problem damit. Die Standardeinstellung für den Ausgabeauftrag ist die Kombination beider Lochtypen in einer einzigen Bohrdatei mit den Kommentaren ;TYPE=PLATED und ;TYPE=NON_PLATED in der Werkzeugliste.
Ja, ich werde die PCB mfr fragen. vor der Bestellung. Für den Footprint habe ich SMD-Pads auf die Ober- und Unterseite gelegt und ein Loch darauf gelegt. Jetzt erhalte ich in DRC zwischen den Pads und dem Loch Kurzschlussbeschränkungs- und Abstandsbeschränkungsfehler . Kann ich diese Fehler ignorieren?
Ich denke, Sie sollten die Regeln ändern, damit die Fehler verschwinden, mit Ausnahme einer möglichen Warnung vor nicht plattierten Löchern. Mit dieser Art von Dingen ist etwas Seltsames verbunden - die Polygongüsse mögen es zum Beispiel nicht. Seien Sie äußerst vorsichtig und sehen Sie sich die Gerber-Dateien und die 3D-Ansicht an, bevor Sie sie absenden, wäre mein Rat.
Okay, mir kam noch ein Gedanke: Wenn Sie die Komponente zu einer "Netzverbindung" (im Schaltplansymbol) machen, wird dies so markiert, dass der einzige DRC-Kommentar eine Warnung vor nicht verifizierten Netzverbindungen ist (keine Fehler). Autoroute funktioniert sogar. Polygongüsse vermeiden die Pads jedoch immer noch falsch, daher ist Vorsicht geboten.

Zusätzlich zu den anderen Antworten können Sie unabhängig davon, was Sie in Ihrer Software tun können, Probleme haben, wenn Sie Ihr Board fabben lassen. Einige Geschäfte interpretieren Kupfer am Rand oder unter einem Loch als plattiertes Loch. OSHPark zum Beispiel macht das so. Sie müssen darauf achten, dass die Kupferschichten die Kanten des Lochs nicht schneiden und einen winzigen Rand hinterlassen.

Wenn die Fabrik ein anderes System hat, um anzuzeigen, welche Löcher plattiert sind und welche nicht, dann sind Sie zu Hause frei.

Andernfalls könnten Sie ein Loch anbringen, das viel kleiner ist als das, was Sie brauchen, die Beschichtung ignorieren und es selbst auf die richtige Größe aufreiben.

Ich füge hinzu, dass Sie in Eagle Befestigungslöcher hinzufügen können, die keine elektrische Verbindung zwischen den verschiedenen Schichten in einer Platine oder in einem Paket haben.

LOCH - Funktion Fügen Sie einem Brett oder Paket ein Bohrloch hinzu.

Pensionen können dies tun, aber Sie sollten sich vor der Bestellung bei ihnen erkundigen.

Das ist im Grunde ein unplattiertes Loch, das durch zwei oberflächenmontierte Pads gebohrt wird. Ja, eine Fertigung ist möglich, kann jedoch mit zusätzlichen Kosten verbunden sein, da dies in einem separaten Fertigungsschritt erfolgt. Von dem, was ich gesehen habe, wird dies blankes Kupfer an den Seiten des Lochs hinterlassen (keine große Sache).

In Altium wird es wahrscheinlich DRC-Fehler verursachen, die Sie ignorieren können.

Leiterplatte, Pads mit Löchern, aber mit unterschiedlichen Netzen auf Ober- und Unterseite
AntwortenHierDatenschutz-Bestimmungen1y, 1v