Die grundlegende 6T-Struktur, die zum Speichern von Daten verwendet wird, ist die gleiche wie die in "Positive Feedback Differential Voltage Sense Amplifier". Wie kommt es dann, dass die Daten nicht verstärkt werden, während sie in der SRAM-Speicherzelle gespeichert werden?
Ja, die Transistoren in der SRAM-Zelle fungieren als Verstärker; Es ist die interne positive Rückkopplung, die die bistabile Operation erzeugt, die zum Speichern von Informationen verwendet wird. Die Größen dieser Transistoren werden jedoch so klein wie möglich gehalten, damit mehr von ihnen in eine gegebene Fläche passen und um Leckströme so klein wie möglich zu halten.
Wenn eine Leseoperation auftritt, werden die Ausgänge der vier internen Transistoren durch die Wortauswahltransistoren mit den Bitleitungen verbunden. Die schwachen internen Transistoren müssen die Bitleitungen durch die Auswahltransistoren niedrig/hoch treiben, was bedeutet, dass das verfügbare Signal sowohl durch die durch die Auswahltransistoren eingeführten Spannungsoffsets als auch durch die relativ hohe Kapazität der Bitleitungen etwas gedämpft wird. Das resultierende Differenzsignal sieht überhaupt nicht wie ein "normales" Logiksignal aus.
Es ist der Zweck der Leseverstärker auf jedem Bitleitungspaar, dieses schwache Differenzsignal in ein normales Logiksignal umzuwandeln, das dann zusätzlichen Datenmultiplexern und/oder I/O-Pin-Treibern zugeführt werden kann.
Beim SRAM-Design sind umfangreiche Analysen erforderlich, um festzustellen, wie klein die Zellentransistoren sein können, während sie während eines Lesevorgangs noch genügend Signal liefern, um die Leistungsziele für das Gerät zu erreichen.
Andi aka
Shingaridawesch