Muss ich die 4. "Substrat" ​​-Verbindung duplizieren, wenn ich CMOS-Gates aus diskreten Transistoren baue?

Alle digitalen integrierten CMOS-Schaltungen, die ich je gesehen habe, verbinden alle nFET-Substrate miteinander mit GND.

Insbesondere hat das IC-CMOS-NAND-Gate einen nFET, dessen Substrat mit GND verbunden ist, dessen Source-Pin jedoch mit einem anderen internen Knoten verbunden ist.

Wenn ich aus pädagogischen Gründen ein NAND-Gatter aus diskreten nFET- und pFET-Transistoren baue, muss ich diese Substratverbindung duplizieren, indem ich einen Transistor mit 4 Anschlüssen (mit separat gepinntem Substrat) verwende, damit es funktioniert? Oder würde dieses NAND immer noch genauso gut mit diskreten 3-Pin-Transistoren funktionieren, wenn das Substrat "falsch" mit dem Source-Pin verbunden ist?

Gibt es etwas Magisches an einem Transistor mit 4 Anschlüssen, der einen "Source" -Pin hat, der nicht an sein Substrat gebunden ist, wie z. B. die in einem IC, der nicht durch einen einzelnen diskreten Transistor mit 3 Anschlüssen dupliziert werden kann?

(Diese Frage wurde von einigen Kommentaren unter Empfehlung für einen digitalen Wechselrichter aus diskreten Komponenten inspiriert ).

Antworten (3)

Die kurze Antwort lautet, dass Sie keine FETs mit 4 Anschlüssen benötigen, um eine CMOS-Logik aufzubauen.

Etwas Hintergrund:

In einem einfachen CMOS-Prozess (P-Wafer, N-Wells) wird der Substratkontakt direkt mit dem leitfähigen Wafer verbunden. Das bedeutet, dass die Body-Anschlüsse aller NFETs grundsätzlich miteinander kurzgeschlossen sind. Ein ähnlicher Effekt tritt bei den PFETs auf, obwohl er nicht so absolut ist. Sie werden nicht kurzgeschlossen, um die Leistung zu verbessern, sondern weil es billiger und einfacher herzustellen ist.

Dies wirft eine Frage auf: Wenn wir den Körperanschluss aller NFET-Geräte miteinander verbinden müssten, welche Spannung würden wir gerne haben? Bei NFETs sehen die Body-Source- und Body-Drain-Verbindungen normalerweise wie in Sperrichtung vorgespannte Dioden aus. Um diese Dioden in Sperrrichtung vorgespannt zu halten, muss die Körperspannung kleiner als sein v D  oder  v S + 0,6  Volt . Typischerweise erfolgt dies durch Anbinden des Substrats/Körpers an die negativste Spannung, die im System vorhanden ist. In digitalen Systemen ist dies normalerweise Masse v S S . Der Körperanschluss von PFETs ist typischerweise mit der positivsten Spannung verbunden, oder v D D aus ähnlichen Gründen.

Bei FETs mit drei Anschlüssen, bei denen Source und Body intern kurzgeschlossen wurden, werden die internen Dioden niemals in Vorwärtsrichtung vorgespannt, wenn die Source immer eine niedrigere Spannung als der Drain hat. Wenn Sie mit Transistoren mit 4 Anschlüssen feststecken, die diskrete Gates bauen, funktioniert es mit den angeschlossenen Körpern v S S Und v D D , und es funktioniert auch mit dem Körper, der mit der Quelle kurzgeschlossen ist.

FETs mit vier Anschlüssen werden nicht für "herkömmliche" CMOS-Logikschaltungen benötigt, die als Kombinationen von "nand"- und "nor"-Gattern ausgedrückt werden, aber es gibt einige knifflige Schaltungen, bei denen Transistoren in beide Richtungen arbeiten können. Stellen Sie sich zum Beispiel eine Schaltung mit fünf Eingängen vor, um AB+CD+AED+BEC zu berechnen. Zehn Transistoren (fünf N-Kanal, fünf P-Kanal), aber die Transistoren für Eingang E müssen Strom in beide Richtungen schalten können.
@supercat - Sicher, wenn Sie anfangen, ausgefallene Dinge wie Übertragungsgatter / Durchgangstransistoren zu machen, ist ein gemeinsames Substrat erforderlich. Dadurch können Sie Source und Drain "umschalten". Ich würde jedoch denken, dass die Topologie viel wahrscheinlicher in einem Chip zu finden ist als auf dem Steckbrett von jemandem.
Die Tatsache, dass FETs mit vier Anschlüssen nicht so weit verbreitet sind wie FETs mit drei Anschlüssen, hält von der Verwendung solcher Tricks in der diskreten Transistorlogik ab. Andererseits kann der Wunsch, Teile einzusparen, Tricks inspirieren, die auf einem Chip vielleicht weniger üblich sind. Um 1980 (ich war ungefähr 10) entwarf ich ein XOR-Gatter mit zwei Transistoren, zwei Dioden und einigen Widerständen (Strom bei +12 war „wahr“, kein Strom war „falsch“). Wenn die Transistoren eher FETs als BJTs gewesen wären, wären die Dioden nicht benötigt worden. Ich habe noch nie von einem NMOS-Chip gehört, der intern eine solche XOR-Gate-Implementierung verwendet ...
... obwohl es ein noch schickeres Design als die BJT-Version gewesen wäre (mit NMOS-FETs wäre es XNOR statt XOR). Verbinden Sie einfach die Source jedes MOSFET mit einem Eingang und das Gate mit dem anderen Eingang. Binden Sie die Abflüsse mit einem Klimmzug zusammen. Wenn ein Eingang hoch und der andere niedrig ist, ist der Ausgang niedrig; sonst ist es hoch. Die Ausgangstreiberstärke wäre schwächer als die Eingangstreiberstärke, aber selbst das Hinzufügen von Invertern zu beiden Eingängen würde ein XNOR-Gatter mit 4 Transistoren und 3 Widerständen ergeben - kleiner als die anderen NMOS-Versionen, die ich gesehen habe.

Zusätzlich zu dem, was W5VO gesagt hat, sind die Transistoren mit 4 Anschlüssen auch für analoge Elektronik auf CMOS-Prozessen nützlich.

In solchen Fällen kann der Körper des Transistors manchmal mit einer Zwischenspannung anstelle von VDD oder VSS verbunden sein. Dies kann verwendet werden, um den VTH des Transistors mit dem Body-Effekt zu modulieren . Dies ist hier beschrieben .

Sie können Logik herstellen, ohne die Verbindung zwischen Substrat / Masse / Körper von der Quelle zu trennen. Aber wenn Sie experimentieren und Schaltungen herstellen möchten, die genau wie CMOS-ICs sind, also MOSFETs mit 4 Anschlüssen benötigen , können Sie CD4007UB verwenden .

Muss ich die 4. "Substrat" ​​-Verbindung duplizieren, wenn ich CMOS-Gates aus diskreten Transistoren baue?
AntwortenHierDatenschutz-Bestimmungen1y, 0v