Reihenabschlusswiderstände mit einem gemeinsamen Punkt

Ich gehe davon aus, dass Ihre 240-MHz-Quelle weit genug von Ihren "Eingangsstufen" entfernt ist, dass Sie tatsächlich eine Übertragungsleitung haben, und deshalb fragen Sie nach einer Terminierung. Wenn die Verbindung kurz ist, haben Sie es mit einer RLC-Schaltung zu tun, und Ihr Widerstand dient eher der Dämpfung als der Terminierung (mehr dazu, wie Sie in dieser Frage feststellen können, ob Ihre Leitung kurz oder lang ist ).

Wenn Sie es mit einer Übertragungsleitung zu tun haben, möchten Sie Ihre 240-MHz-Quelle an die Leitung anpassen. Also würde ich einen einzelnen Vorwiderstand an der Quelle platzieren. Dies dient als Quellenabschluss für alle zurückkommenden Reflexionen. Nehmen wir nun an, Sie haben jetzt eine 50-Ohm-Leitung nach Ihrem Widerstand. Wenn Sie sie nun in zwei 50-Ohm-Leitungen aufteilen, haben Sie jetzt eine Impedanzfehlanpassung? Stattdessen können Sie es in zwei 100-Ohm-Leitungen aufteilen. Dies ist der empfohlene Ansatz für "gegabelte Linien" in Johnsons digitalem Hochgeschwindigkeits-Designbuch.

Wenn Sie mit dem Spannungsverlust umgehen könnten, könnten Sie weiter gehen und die Leitung an Ihren "Eingangsstufen" abschließen, und Sie sollten ein schönes, sauberes Setup haben.

Andererseits verwendet Ihr Beispiel eine Uhr. Wenn Sie nur eine Uhr sauber an mehrere Stellen bringen müssen, gibt es eine Reihe kostengünstiger Taktpufferchips oder Oszillatoren selbst, die mit 2,4,x-Ausgängen ausgestattet sind. Manchmal ist es einfach einfacher, eines davon zu verwenden.

Es kommt wirklich auf die Leitungslänge an.

Wenn die Leitung zwischen Ihrem Signalgenerator und den beiden Eingängen lang ist und die letzteren nahe beieinander liegen, müssen Sie die Leitung mit einer Impedanz abschließen, die sowohl Eingangskapazitäten als auch einen einzelnen Widerstand umfasst.

Wenn sich die Leitung teilt und in einiger Entfernung zu den beiden Lasten verläuft, sollten Sie das Signal in Wirklichkeit ordnungsgemäß in zwei Teile aufteilen, jedes ausbreiten und an jedem Gate terminieren.

Mir fallen nur Gründe ein, warum letzteres schlechter ist als ersteres:

1. Im letzteren Fall ist die Kapazität von den Gates zur Erde nun parallel, wodurch die Eingangskapazität des Zweigs effektiv verdoppelt wird.

2. Wenn die Stromaufnahme durch die Gates eines der FETs größer war als der andere, bewirkt dies im ersteren Fall nur, dass die Gate-Spannung für diesen einen Transistor abfällt. Bei letzterem würde dieser Spannungsabfall jedoch auch den zweiten beeinflussen.