Reverse Engineering einer High-Side-MOSFET-Treiber-SMD-Leiterplatte

Ich versuche, eine High-Side-MOSFET-Treiber-SMD-Schaltung zurückzuentwickeln, und ich habe einige Komponenten. Ich versuche, Daten dafür zu sammeln. Eines ist eine Diode mit Markierungen UJ 8B. Dann habe ich zwei Transistoren mit Markierungen !2F Aund den anderen !1Arückwärts F. Ich bin mir ziemlich sicher, 2Fdass es ein NPN und 1Aein PNP ist.

Hier ist die Schaltung. Ich weiß, dass die Widerstände und Q4 korrekt sind. Bei den anderen Transistoren bin ich mir nicht sicher. Die Strecke scheint in Q2 und Q3 einfach nicht richtig zu sein. Irgendwelche Ideen, ob das richtig ist oder ob ich etwas vermisse?

Ich habe die Schaltung auf einem Simulator getestet und sie scheint zu funktionieren, läuft aber in einem PWM und es gibt eine allmähliche Abweichung, aber eine steile Steigung. Irgendwelche Möglichkeiten, die Off-Piste zu verbessern?

IMG

IMG

Wow, danke! ich verstehe das jetzt total. Irgendeine Idee, wie ich anhand der in meiner Frage aufgeführten SMD-Markierungen herausfinden kann, welche Transistoren verwendet werden?
Wie hoch müsste der erforderliche Gate-Treiberstrom sein, um die Schaltung von 0 bis 100 % PWM bei 30 kHz zu betreiben? Ich versuche nur festzustellen, welche Versorgung ich benötige, um 14 dieser Schaltkreise gleichzeitig zu betreiben.
Der statische Strom, der von einem einzelnen Treiber aus der 22-V-Versorgung gezogen wird, beträgt 3 mA bei 100 % Einschaltdauer: 1,2 mA von Q1 und 1,8 mA von R4. Bei etwa 99 % Einschaltdauer würde das Laden und Entladen der Gate-Ladung von 200 nC bei 30 kHz eine durchschnittliche dynamische Stromaufnahme von 6 mA hinzufügen, was die Gesamtaufnahme im schlimmsten Fall auf etwa 9 mA bringen würde. Dies ist wahrscheinlich eine Unterschätzung, da eine genaue Vorhersage eine eingehendere Analyse erfordert. 14 Fahrer würden also ca. 14 * 9 = 126 mA im ungünstigsten Fall.

Antworten (1)

Den Schaltplan auf konventionellere Weise zu zeichnen, hilft normalerweise beim besseren Verständnis: Höhere Spannungen sollten überwiegend oben liegen und Signale sollten von links nach rechts fließen.

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Der Levelshifter

Q1 und R3 bilden zusammen eine Konstantstromsenke, die unabhängig von der Kollektorspannung 1,2 mA zieht, wenn der PWM-Eingang hoch ist:

  • Wenn das PWM-Signal 5 V beträgt, schaltet Q1 ein und beginnt zu leiten.
    Mit steigendem Emitterstrom steigt auch der Spannungsabfall über R3. Irgendwann wird die Basis-Emitter-Spannung so niedrig (< 1 V), dass kein nennenswerter Strom mehr vom PWM-Eingang zur Basis von Q1 fließen kann. Der reduzierte Basisstrom beginnt den Kollektorstrom zu begrenzen.
    Die Kollektorspannung und der Basisstrom erreichen schließlich ein Gleichgewicht und Q1 leitet gerade genug Strom, so dass der Spannungsabfall über R3 bei 4 V bleibt. Das Ohmsche Gesetz besagt, dass der Widerstand ca. 1,2mA.
  • Wenn der PWM-Eingang niedrig ist, bleibt Q1 ausgeschaltet und leitet keinen Strom.
  • R1 dient zur Begrenzung des Basisstroms, während R2 eine Vorsichtsmaßnahme gegen geringfügige Interferenzen ist, die ansonsten Q2 einschalten könnten, z. B. wenn der Mikrocontroller den Stift nicht ansteuert.

Der MOSFET-Pull-up-Transistor

Wenn der PWM-Eingang hoch ist, treibt Q2 das Gate des MOSFET durch D1 hoch.

  • Wenn der Pegelumsetzer 1,2 mA zieht, fließen 300 μA dieses Stroms durch R3, während die restlichen 900 μA von der Basis von Q2 kommen. Da Q2 ein PNP-Transistor ist, schaltet dieser negative Basisstrom ihn ein, wodurch Strom durch D1 fließen und das Gate von Q4 aufladen und ihn ebenfalls einschalten kann.

  • Der Zweck von R3 ist sicherzustellen, dass sich Q2 schnell und zuverlässig ausschaltet, wenn der Pegelumsetzer ausgeschaltet ist. Wenn der Pegelumsetzer 300 μA oder weniger zieht, ist der Spannungsabfall über R3 zu gering (< 1 V), um Q2 einzuschalten.

Der MOSFET-Pulldown-Transistor

Wenn der PWM-Eingang auf Low geht, zieht Q3 das Gate so schnell wie möglich auf Low.

  • Wenn Q2 eingeschaltet ist und das Gate hoch treibt, liegt die Basisspannung von Q3 0,7 V über der Emitterspannung, wodurch Q3 fest ausgeschaltet bleibt.

  • Wenn Q2 ausschaltet, zieht R4 Strom von der Basis von Q3 und schaltet ihn ein. Q3 entlädt dann schnell die Gate-Kapazität von Q4.

  • D1 ist da, damit Q3 eingeschaltet werden kann. Ohne sie wäre die Gatespannung immer gleich der Emitterspannung und Q3 würde überhaupt nicht leiten, da es nur einschalten kann, wenn die Basisspannung um ca. 1 V unter der Emitterspannung. D1 verhindert, dass sich die Gate-Kapazität durch R4 entlädt, wodurch R4 die Basis von Q3 schnell herunterziehen kann, was ihm ermöglicht, die Gate-Kapazität von Q4 schnell zu entladen.

Das Leistungsteil

  • D2 ist eine Freilaufdiode, deren Zweck es ist, alle induktiven Transienten zu verarbeiten, die auftreten, wenn Q4 (der MOSFET) abschaltet.
  • D3 ist vermutlich eine Anzeige-LED

Abschluss

Die Schaltung ist größtenteils in Ordnung, obwohl sie die Chance hat, die +/- 20 V Gate-Source-Bewertung des MOSFET zu überschreiten: Wenn Q2 einschaltet, öffnet es kurzzeitig einen Pfad für die vollen 22 V zum Gate von Q4, da Q4 eine leichte Verzögerung vor dem Einschalten hat und daher die Drain-Spannung nicht sofort auf 12 V ansteigt. Theoretisch ist die Überspannung klein (20,6 V) und dauert nur wenige Nanosekunden, aber in der Praxis können parasitäre Induktivitäten und Kapazitäten tragen zu dem Problem bei, dass die Spitze durch die Gate-Oxidschicht schlagen kann, wodurch der MOSFET zerstört wird. Ich würde eine unidirektionale 15-V-Überspannungsschutzdiode vom Gate zur Source hinzufügen. Zur Not sollte auch ein 15 V oder 12 V Zener helfen.

Ihre Schlussfolgerung zu langen Ausschaltzeiten ist nicht gerechtfertigt, da Sie die Lastspannung (die gelbe Spur) anstelle der Gate-Source- Spannung des MOSFET aufgetragen haben. In jedem Fall sollte die Genauigkeit jeder Simulation mit einer realen Schaltung verifiziert werden.