Ich versuche, eine High-Side-MOSFET-Treiber-SMD-Schaltung zurückzuentwickeln, und ich habe einige Komponenten. Ich versuche, Daten dafür zu sammeln. Eines ist eine Diode mit Markierungen UJ 8B
. Dann habe ich zwei Transistoren mit Markierungen !2F A
und den anderen !1A
rückwärts F
. Ich bin mir ziemlich sicher, 2F
dass es ein NPN und 1A
ein PNP ist.
Hier ist die Schaltung. Ich weiß, dass die Widerstände und Q4 korrekt sind. Bei den anderen Transistoren bin ich mir nicht sicher. Die Strecke scheint in Q2 und Q3 einfach nicht richtig zu sein. Irgendwelche Ideen, ob das richtig ist oder ob ich etwas vermisse?
Ich habe die Schaltung auf einem Simulator getestet und sie scheint zu funktionieren, läuft aber in einem PWM und es gibt eine allmähliche Abweichung, aber eine steile Steigung. Irgendwelche Möglichkeiten, die Off-Piste zu verbessern?
Den Schaltplan auf konventionellere Weise zu zeichnen, hilft normalerweise beim besseren Verständnis: Höhere Spannungen sollten überwiegend oben liegen und Signale sollten von links nach rechts fließen.
Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan
Q1 und R3 bilden zusammen eine Konstantstromsenke, die unabhängig von der Kollektorspannung 1,2 mA zieht, wenn der PWM-Eingang hoch ist:
Wenn der PWM-Eingang hoch ist, treibt Q2 das Gate des MOSFET durch D1 hoch.
Wenn der Pegelumsetzer 1,2 mA zieht, fließen 300 μA dieses Stroms durch R3, während die restlichen 900 μA von der Basis von Q2 kommen. Da Q2 ein PNP-Transistor ist, schaltet dieser negative Basisstrom ihn ein, wodurch Strom durch D1 fließen und das Gate von Q4 aufladen und ihn ebenfalls einschalten kann.
Der Zweck von R3 ist sicherzustellen, dass sich Q2 schnell und zuverlässig ausschaltet, wenn der Pegelumsetzer ausgeschaltet ist. Wenn der Pegelumsetzer 300 μA oder weniger zieht, ist der Spannungsabfall über R3 zu gering (< 1 V), um Q2 einzuschalten.
Wenn der PWM-Eingang auf Low geht, zieht Q3 das Gate so schnell wie möglich auf Low.
Wenn Q2 eingeschaltet ist und das Gate hoch treibt, liegt die Basisspannung von Q3 0,7 V über der Emitterspannung, wodurch Q3 fest ausgeschaltet bleibt.
Wenn Q2 ausschaltet, zieht R4 Strom von der Basis von Q3 und schaltet ihn ein. Q3 entlädt dann schnell die Gate-Kapazität von Q4.
D1 ist da, damit Q3 eingeschaltet werden kann. Ohne sie wäre die Gatespannung immer gleich der Emitterspannung und Q3 würde überhaupt nicht leiten, da es nur einschalten kann, wenn die Basisspannung um ca. 1 V unter der Emitterspannung. D1 verhindert, dass sich die Gate-Kapazität durch R4 entlädt, wodurch R4 die Basis von Q3 schnell herunterziehen kann, was ihm ermöglicht, die Gate-Kapazität von Q4 schnell zu entladen.
Die Schaltung ist größtenteils in Ordnung, obwohl sie die Chance hat, die +/- 20 V Gate-Source-Bewertung des MOSFET zu überschreiten: Wenn Q2 einschaltet, öffnet es kurzzeitig einen Pfad für die vollen 22 V zum Gate von Q4, da Q4 eine leichte Verzögerung vor dem Einschalten hat und daher die Drain-Spannung nicht sofort auf 12 V ansteigt. Theoretisch ist die Überspannung klein (20,6 V) und dauert nur wenige Nanosekunden, aber in der Praxis können parasitäre Induktivitäten und Kapazitäten tragen zu dem Problem bei, dass die Spitze durch die Gate-Oxidschicht schlagen kann, wodurch der MOSFET zerstört wird. Ich würde eine unidirektionale 15-V-Überspannungsschutzdiode vom Gate zur Source hinzufügen. Zur Not sollte auch ein 15 V oder 12 V Zener helfen.
Ihre Schlussfolgerung zu langen Ausschaltzeiten ist nicht gerechtfertigt, da Sie die Lastspannung (die gelbe Spur) anstelle der Gate-Source- Spannung des MOSFET aufgetragen haben. In jedem Fall sollte die Genauigkeit jeder Simulation mit einer realen Schaltung verifiziert werden.
Jonfarrugia
Jonfarrugia
jms