Ich verlege zum ersten Mal eine Leiterplatte mit MOSFETs in LFPAK-Gehäusen (alias SOT-669, Power SO8). Sie sehen aus wie D2PAK. Der Hersteller NXP rät dazu, auf Ober- und Unterseite identische Polygone zu zeichnen, die mit dem Drain-Tab verbunden und durch Vias miteinander verbunden sind, um die Wärme von der Ober- auf die Unterseite zu übertragen (Unterseitenkühlung). Sie schlagen vor, die Durchkontaktierungen direkt durch das Drain-Pad und um es herum zu platzieren.
Vias
Sie erwähnen Durchkontaktierungen mit einem Lochdurchmesser von 0,8 mm (32 mils), kommentieren jedoch nicht, wie sie zu diesem Wert gekommen sind. Ist es nicht zu groß? Ich mache mir Sorgen darüber, dass die Lötpaste alle Durchkontaktierungen füllt und der MOSFET nicht gut gelötet wird. Ich werde sie in einem Ofen löten lassen.
Meine Referenz: https://assets.nexperia.com/documents/application-note/AN10874.pdf , Seite 16.
Polygon verbinden
Sollte ich thermische Entlastungen verwenden, um die MOSFETs mit den Polygonen zu verbinden? Ich habe gelesen, dass ich sie nicht für Vias verwenden sollte.
Nein, keine Wärmeentlastungs-Durchkontaktierungen verwenden. Der Grund, warum sie so groß sind, ist, dass sie sich mit Lot füllen, das eine starke Wärmeverbindung zur anderen Seite der Leiterplatte herstellt. Ich habe mehrere PCBs mit dieser Methode gemacht, und es funktioniert gut, die MOSFETS werden gut löten.
Das PDF verwendete 1 oz für seine Simulation, was normalerweise 1/2 oz Basis und 1/2 oz Platte ist. Ich würde empfehlen, mindestens 2 Unzen Kupfer (1 Unzen Basis, 1 Unzen Platte) zu verwenden, wenn Sie andere kleinere SMT-Teile auf der Platine haben, oder eine schwerere Beschichtung, wenn nur die MOSFETs. Wenn Sie 3 Unzen oder 4 Unzen bekommen können, haben Sie einen viel besseren Kühlkörper.
Schauen Sie auf Seite 17 dieses PDFs, mehr Löcher wurden verwendet, um die Schichten zu verbinden, je kühler die MOSFETs liefen, weil sie eine bessere thermische Verbindung zu den anderen Schichten der Leiterplatte hatten.
PlasmaHH